Soutenance mémoire
L’industrie de la microélectronique est gouvernée depuis plus de trente ans par la miniaturisation des dimensions caractéristiques des composants CMOS (Complementary Metal Oxyde Silicon). Cette course à la miniaturisation (envisagée jusqu’à une dizaine de nanomètres) fait apparaître de nouveaux problèmes. L’industrie doit s’adapter et il est souvent nécessaire de changer à la fois les procédés d’élaboration et l’architecture des dispositifs mais également d’introduire de nouveaux matériaux. L’une des étapes importantes de la fabrication des transistors est la métallisation des zones actives (grille, drain et source). Les siliciures servent à établir des contacts sur ces zones et leur utilisation permet d’augmenter la vitesse de commutation en réduisant les résistances de contact et d’interface dans les transistors CMOS. Jusqu’à récemment, l’industrie de la microélectronique utilisait principalement les siliciures TiSi2 et CoSi2, mais avec la réduction de la taille des composants, ces siliciures atteignent leurs limites de fiabilité. Le choix du siliciure doit donc tenir compte de ses propriétés électriques mais aussi de ses caractéristiques thermocinétiques et métallurgiques (stabilité thermique, espèce mobile…). Plusieurs siliciures sont en compétition pour l’application du procédé Salicide (Self Aligned Silicide) pour les composants de dimensions inférieures à 45nm (largeur de la grille). Le monosiliciure de nickel NiSi est l’un des plus prometteurs. Cependant son intégration est limitée par un certain nombre de facteurs: sa stabilité thermique et son agglomération à haute température. Grâce à de nombreuses études, on sait que l’ajout d’une faible quantité de platine, 5%, au film de NiSi résout le problème lié à la stabilité et réduit l’agglomération de la couche NiSi. Aujourd’hui, certaines industries ont déjà intégré ce type de siliciure pour réaliser les contacts électriques. Peu d’études ont été réalisées sur des pourcentages de platine plus élevés.
Applications des siliciures dans les CMOS et les mémoires Flash
L’industrie de la microélectronique connaît depuis maintenant plusieurs décennies une croissance exponentielle prévue dès 1965 par Gordon Moore . Cette avancée scientifique et technologique a été à la source d’une révolution décisive qui a porté une grande part de la croissance économique mondiale. D’abord utilisée pour des applications industrielles, la microélectronique a vite trouvé sa place dans des marchés grands publics à forte croissance tels que les ordinateurs personnels, la téléphonie mobile, internet, les lecteurs DVD…. Dans l’optique de maintenir la microélectronique au sommet, le SIA (Semiconductor Industry Association) publie chaque année l’ITRS (International Technology Roadmap for Semiconductors) qui rassemble l’ensemble des spécifications (dimensions, matériaux, performances, équipements, architecture…) indispensables au bon fonctionnement des futures générations de circuits intégrés. Pour les dix années à venir, l’évolution des performances des circuits intégrés réside encore dans la diminution en dimension de ses éléments constitutifs.
MOSFET et mémoires FLASH
Depuis son apparition en 1970 jusqu’à nos jours, la technologie CMOS (Complementary Metal Oxyde Semiconductor) n’a cessé de progresser grâce à une meilleure maîtrise des matériaux semi-conducteurs (et notamment du silicium), ainsi qu’au développement de nouveaux procédés de fabrication de circuits intégrés. L’évolution de la microélectronique depuis ces trente dernières années est intimement liée à la réduction en dimension du transistor de base de la technologie CMOS, le MOSFET (Metal Oxyde Semiconductor Field Effect Transistor), rendue possible par une meilleure maîtrise des procédés d’élaboration (microlithographie, gravure anisotrope, procédé Salicide…). La réduction d’échelle des dispositifs a eu plusieurs conséquences parallèles :
● une augmentation des vitesses de fonctionnement des dispositifs (inversement proportionnelles à la dimension du dispositif), permettant ainsi une plus grande rapidité de calcul des circuits intégrés.
● une intégration plus dense (augmentation du nombre de composants par puce).
● une réduction des coûts d’une fonction élémentaire.
On comprend mieux la pénétration des circuits intégrés dans tous les domaines d’activité et l’explosion de la micro-informatique. Dans la suite, nous allons tout d’abord nous intéresser à l’élément de base, le MOSFET. Nous nous intéresserons ensuite aux mémoires dites Flash. Ces mémoires sont basées sur le transistor MOSFET, mais permettent, en plus, comme nous le verrons, de stocker l’information.
le transistor MOSFET
Le transistor MOSFET est, de loin, le dispositif le plus répandu dans la production actuelle de composants semi-conducteurs, car il est le composant de base de la technologie CMOS. L’avantage majeur du MOSFET est sa faible consommation en énergie électrique.
Structure et principe de fonctionnement :
Un transistor MOSFET est constitué d’une grille en silicium polycristallin, séparé du substrat en silicium monocristallin par une couche mince d’oxyde (le plus souvent SiO2), d’une Source et d’un Drain (figure 1). Les régions Source et Drain font partie intégrante du substrat, dont elles diffèrent par leur type de conduction : pour un substrat de type n (conduction par électrons), les zones Source et Drain sont de type p (conduction par trous). Suivant le type des porteurs assurant le passage du courant, on peut parler de transistors MOSFET à canal n et de transistors MOSFET à canal p : d’où le terme de CMOS pour « Complementary Metal Oxyde Semiconductor ».
Le principe de fonctionnement d’un transistor MOSFET repose sur l’effet « de champ», qui consiste à moduler de façon électrostatique une densité de charges mobiles dans un semi-conducteur, en appliquant une tension qui crée un champ électrique. En effet, l’empilement Métal/Oxyde/Semi-conducteur peut être comparé à un condensateur constitué de deux électrodes (le métal et le semi-conducteur) et d’un isolant (l’oxyde). Quand on applique une tension entre les deux électrodes, des charges de signe opposé s’accumulent de part et d’autre de l’oxyde de grille. Si maintenant, on applique une différence de potentiel entre les deux extrémités de l’électrode semi-conductrice, les charges ainsi créées dans le semi-conducteur vont être mises en mouvement.
Dans cette structure, la tension de grille (Vg) commande la quantité de charges et la tension de drain (Vd) les met en mouvement. Le canal conduit plus ou moins le courant en fonction de son niveau de remplissage de charges mobiles contrôlé par Vg . De ce fait, le transistor MOS peut aussi être considéré comme une résistance variable entre deux contacts (source et drain). Le principal paramètre qui contrôle la vitesse de fonctionnement du transistor MOS est le temps que mettent les électrons à parcourir la distance source-drain. Le temps de réponse du transistor MOSFET est donc directement lié à la distance source-drain (et à la vitesse des porteurs) : plus celle-ci est courte, plus la vitesse de fonctionnement du transistor MOSFET est grande. C’est une des raisons qui pousse à la miniaturisation toujours plus agressive de la grille de transistor.
Différents type de construction :
Il existe deux façons de concevoir le canal de conduction. Soit le canal est dit «surfacique » (ou canal d’inversion), le passage du courant se fait alors en rendant le canal de même type que les zones actives Source et Drain. Ceci est possible en appliquant une tension Vg>Vseuil positive. On parle ici de MOSFET à enrichissement. Soit le canal est dit « enterré » (ou canal d’accumulation), celui ci est alors au départ dopé comme les zones actives. Une tension Vg négative va alors appauvrir le canal en porteurs de charges, bloquant ainsi la conduction. On parle de MOSFET à appauvrissement.
Principe de fonctionnement d’une mémoire FLASH
La mémoire flash (ATMEL) utilise comme cellule de base un transistor MOSFET mais possède une grille flottante enfouie au milieu de l’oxyde de grille, entre le canal et la grille. L’information est stockée grâce au piégeage d’électrons dans cette grille flottante. Deux mécanismes décrits un peu plus loin, sont utilisés pour faire traverser l’oxyde aux électrons :
● l’injection d’électrons chauds (ayant une forte énergie) pour charger la grille flottante;
● l’effet tunnel obtenu en appliquant une haute tension sur la « vraie » grille (appelée grille de contrôle), pour rejeter les électrons de la grille flottante dans le canal.
La technologie flash se décline sous deux principales formes : flash NOR et NAND, d’après le type de porte logique utilisée pour chaque cellule de stockage. L’écriture et l’effacement des données dans une mémoire Flash (on parle de programmation) s’effectuent par l’application de différentes tensions aux points d’entrée de la cellule. Ces opérations soumettent la grille flottante à rude épreuve ; on estime qu’une mémoire Flash peut supporter jusqu’à 100 000 écritures et effacements, selon la qualité de l’oxyde utilisé pour la grille.
Procédé de fabrication (Front End)
La fabrication d’un circuit intégré nécessite de nombreuses étapes qui peuvent être regroupées en deux catégories : les étapes technologiques qui concernent la réalisation des dispositifs actifs (étapes dites de « Front End ») et celles qui concernent la réalisation des interconnections entre ces dispositifs afin de réaliser les fonctions logiques désirées (étapes dites de « Back End »). Nous nous attacherons dans cette partie à décrire globalement la partie Front End, qui se termine en général par la siliciuration des zones actives (procédé Salicide, voir paragraphe suivant), sans rentrer dans les détails, entre autre, de la lithographie et de la gravure.
Le substrat de départ est une plaque de silicium monocristallin de 200mm par exemple. Les étapes qui permettent de réaliser les transistors MOS du circuit intégré sont les suivantes :
● Formation de l’isolement entre les dispositifs : cette étape permet de séparer les zones actives (où les dispositifs actifs sont élaborés) par des tranchées remplies d’oxyde afin d’isoler électriquement les différents composants. L’isolement actuellement utilisé est l’isolement par tranchées peu profondes (STI, Shallow Trench Isolation).
● Implantation des caissons N (phosphore ou arsenic) ou P (bore) : ce sont des îlots où le type de conduction est opposé à celui du transistor qui y sera élaboré .
● Formation de l’oxyde mince de grille en SiO2 par procédé d’oxydation thermique (900°C et1000°C). La qualité (structurale et électrique) de l’oxyde de grille est primordiale pour assurer une bonne isolation de la grille du reste du transistor. A chaque génération de transistors aux dimensions toujours plus petites, l’oxyde de grille est aminci (entre 1 et 2 nm), mais en dessous de 1nm, cet oxyde perd ses propriétés isolantes du fait de l’effet tunnel, ce qui détériore les performances du transistor. De nombreuses études sont actuellement en cours (Intel, IBM…) pour remplacer l’oxyde de silicium par des diélectriques à plus forte permittivité qui pour des épaisseurs plus grandes présentent les mêmes caractéristiques électriques (ex : HfO2, ZrO2..).
● Formation de l’électrode de grille standard actuellement en silicium polycristallin . Ce dépôt se fait à haute température par dépôt en phase vapeur (CVD) par réaction entre l’hydrogène et le tétrachlorosilane.
● Formation des jonctions source-drain : les jonctions sont réalisées en deux fois par implantation ionique, les zones non implantées étant protégées par un masque en résine. Une première implantation ionique de dopants est réalisée avec des faibles doses (10¹³ atomes/cm² ), et la deuxième est réalisée avec des doses plus fortes (10¹⁵ atomes/cm² ) après formation de l’espaceur. L’étape de formation de l’espaceur qui est constitué d’un matériau diélectrique (SiO2 ou Si3N4) a été introduite entre les deux étapes d’implantation pour limiter la diffusion de dopants sous la grille, et pour éviter que les extensions des jonctions source-drain sous la grille soient trop profondes.
● Interconnections locales : les jonctions, avant d’être interconnectées, sont siliciurées (élaboration d’une couche de siliciure (actuellement du CoSi2) au dessus des zones drain/source et grille) pour réduire la résistance de contact. Les différentes zones actives sont connectées par un premier niveau métal. Ces connexions sont souvent en tungstène qui est moins affecté par les forts courants (10⁶ A.cm-2 ) mis en jeux à ce niveau des interconnections (phénomène d’électromigration ).
|
Table des matières
INTRODUCTION
Chapitre I Les siliciures et leur application dans l’industrie
1.1 Applications des siliciures dans les CMOS et les mémoires Flash
1.1.1 MOSFET et mémoires FLASH
a) le transistor MOSFET
b) Principe de fonctionnement d’une mémoire FLASH
c) Procédé de fabrication (Front End)
1.1.2 Le procédé SALICIDE : autoalignement du siliciure
1.2 Diffusion réactive : Métal/Silicium
1.2.1 Généralités : germination et diffusion
a) Mécanisme de germination
b) Mécanisme de diffusion
c) Loi de Fick et équation de Nernst-Einstein
1.2.2 Couple de diffusion : cas des films minces
a) Formation d’une phase limitée par la réaction et la diffusion
b) Formation simultanée
c) Formation séquentielle
1.3 Revue bibliographique sur les couples Métal/Silicium étudiés
1.3.1 Couple Co/Si : formation des siliciures de cobalt en films minces
1.3.2 Couple Ni/Si : formation des siliciures de nickel en films minces
1.3.3 Couple Pt/Si : formation des siliciures de platines nickel en films minces
1.3.4 Système Ni/Pt
1.4 Comparaison NiSi et CoSi2 pour le procédé SALICIDE
1.4.1 En termes de résistance de ligne
1.4.2 En termes de courants de fuites
a) Forte consommation de silicium
b) Rugosité d’interface importante
1.4.3 Intégration sur SiGe
1.4.4 Facteurs limitants l’intégration du Ni pour les contacts électriques
a) Stabilité thermique et agglomération
b) Diffusion du nickel
1.5 Utilisation du nickel allié au platine
a) Intérêt des éléments d’alliages
b) Effet des éléments d’alliages lors de la siliciuration
Références du chapitre I
Chapitre II Procédures expérimentales
2.1 Réalisation des échantillons
2.1.1. Préparation des substrats
a) Pleines plaques
b) Plaques « patternées » (motifs dessinés)
c) Nettoyage prédépôt
2.1.2. Préparation des siliciures pour les contacts
a) Pulvérisation cathodique
b) Protocole de dépôt
b) Recuit thermique rapide
c) Gravure sélective du métal
2.2 Techniques de caractérisation physico-chimique
2.2.1. Diffraction des rayons X (DRX)
a) Principe de la diffraction des rayons X
b) Identifications des phases et géométries
c) Dispositif de diffraction du laboratoire
2.2.2. Réflectivité des rayons X en incidence rasante (RRX)
a) Indice complexe de réfraction
b) Principe de la réflectivité
c) Analyse des courbes de RRX par transformée de Fourier inverse
d) Simulation des courbes de RRX
2.2.4. Microscopie électronique à transmission (MET)
a) Préparation des échantillons
b) Principe de fonctionnement du MET
2.2.5. Microscopie électronique à balayage (MEB)
2.2.6. Rétrodiffusion des particules chargées (RBS)
2.3 Mesures électriques
2.3.1. Mesures résistivité 2 pointes
2.3.2. Mesures de résistivité 4 pointes (in situ et ex situ)
a) Principe de la mesure de résistivité 4 pointes
b) Le dispositif utilisé et les améliorations apportées
Références du chapitre II
Chapitre III Résultats
3.1 Caractérisation après dépôt des échantillons Ni(x%Pt)/Si(100)
3.1.1 Texture des films et estimation du pourcentage de Pt
3.1.2 Composition et structure des films
a) caractérisation par RRX
b) caractérisation par MET
c) caractérisation par RBS
3.1.3 Mesures électriques
3.1.4 Comparaison avec l’industrie
3.2 Système Ni/Si(100)
3.2.1 Séquence de formation
3.2.2 Cinétique de formation
3.2.3 Analyse comparative des mesures in situ de DRX et RRX
3.2.3 Caractérisations après recuits rapides (RTP)
3.3 Optimisation du pourcentage de Pt pour le procédé Salicide
3.3.1 Mesures de résistances carrées in situ : Ni(x%Pt)/Si(100)
3.3.2. Réactivité des films après les RTP du procédé Salicide : Ni(x%Pt)/Si(100)
a) Influence du %Pt sur la formation des phases
b) Mesures électriques
3.3.3 Choix du pourcentage de Pt
CONCLUSION
