Système embarque de mesure de la tension pour la détection de contrefaçons et de chevaux de Troie matériels

Sécurité des circuits intégrés

Ces dernières décennies, l’essor des technologies numériques a bouleversé notre société, que ce soit au niveau industriel, économique ou au niveau des modes de vie individuels. Les systèmes et objets connectés se retrouvent aujourd’hui dans une multitude d’applications, dans lesquelles ils traitent de grandes quantités d’information. En effet, tous les secteurs industriels sont concernés, des composants discrets (électroménager, capteurs automobiles, . . . ) aux systèmes (type système industriel) en passant par les télécommunications, le médical ou l’armement. Par conséquent, ces systèmes intelligents manipulent des données privées ou sensibles à fortes valeurs ajoutées. Les Circuits Intégrés (CI) constituent la clé de voûte des appareils intelligents ou communicants modernes. Un CI est un ensemble de composants électroniques (transistors qui permettent, en fonction de leur organisation et de leurs interconnexions, de réaliser des opérations logiques élémentaires. L’adjonction de ces blocs élémentaires permet la conception de fonctionnalités complexes. Ces fonctionnalités peuvent être, par exemple, l’exécution d’un calcul numérique, la mémorisation d’une donnée ou l’exécution d’un algorithme numérique.

Transistor

L’informatique utilise la notation binaire pour représenter les données, c’est-à-dire qu’une variable élémentaire n’admet que deux valeurs possibles .

Électroniquement, ces deux états sont associés à deux niveaux de tension, un niveau de tension bas pour “0” et un niveau de tension haut pour “1”. Le transistor est donc la brique de base des systèmes numériques qui manipule ces niveaux de tension et informations associées. Physiquement, le transistor est une structure gravée dans du silicium.

Le silicium est utilisé, car ce matériau est un semi-conducteur. On classe les matériaux en fonction de leur conductivité électrique en trois catégories: les isolants, les semi-conducteurs et les conducteurs. La conductivité électrique est la capacité d’un matériau à laisser circuler des charges électriques et donc à laisser un courant le traverser. Un matériau isolant empêche la circulation de courant, alors qu’un matériau conducteur permet la circulation des charges électriques. Un semi conducteur a une faible conduction, il peut cependant conduire sous l’effet d’un apport d’énergie (excitation thermique ou électrique). De plus, les propriétés électriques d’un semi-conducteur peuvent être modifiées localement en implantant des atomes dans le matériau dans le but d’augmenter la densité d’électrons ou de trous.

La technologie de transistor utilisé aujourd’hui est appelée CMOS, la figure 1.1 illustre un transistor CMOS de type N. Le substrat est dopé P (augmentation de la densité de trous) et deux zones sont dopées N (augmentation de la densité d’électrons). Un oxyde permet d’isoler la grille du substrat. Lorsque la tension entre la grille et la source est suffisamment élevée le passage des électrons entre le drain et la source est possible. Le transistor permet donc de créer un “interrupteur” électronique commandé en tension.

Depuis les années 70, le nombre de transistors présents sur les CIs a grandement augmenté. Il est en effet passé de quelque quelques milliers de transistors dans les années 70 à plus d’un milliard pour certains CIs modernes (2016). En 1965, Gordon E. Moore (cofondateur d’Intel) exprime l’idée que la densité de transistors double chaque année, puis révise cette “loi” par le fait que la densité double tous les 2 ans. Cette règle empirique a orienté la feuille de route de l’industrie microélectronique et s’est donc vérifiée jusqu’à aujourd’hui. Cependant, les limitations physiques font que cette progression atteint une limite, car des dimensions de quelques nanomètres sont mises en jeu ce qui nous rapproche des dimensions limitées par la taille des atomes (de l’ordre de l’Ångström). Ainsi, ces dernières décennies la densité de transistors présents sur les circuits a augmentée de façon exponentielle permettant aujourd’hui d’atteindre des nœuds technologiques de l’ordre de la dizaine de nanomètres. Une technologie est désignée pas la largeur de grille de ses transistors notée L sur la figure 1.1. Cette augmentation du nombre de transistors a été rendue possible par leur réduction d’échelle. Cette réduction de la taille des transistors présente trois avantages technologiques. L’augmentation du nombre de transistors sur un circuit permet d’implémenter des fonctionnalités de plus en plus complexes. Ensuite, l’augmentation des fréquences de fonctionnement accélère la vitesse des calculs. Enfin, la réduction de la consommation a permis l’émergence des appareils nomades.

Fabrication des circuits intégrés

Physiquement, les CIs sont composés de différentes couches. Une couche de silicium sur laquelle est gravé un ensemble de transistors et plusieurs couches métalliques qui construisent des connexions entre ces transistors. La couche de métal au-dessus des transistors est appelée “métal 1”. Les niveaux supérieurs sont appelés “métal 2″, métal 3” . . . . La n-ème couche est donc nommée “métal n”. Les différentes couches de métal sont reliées par des vias. Le nombre de couches d’un circuit complexe peut être supérieur à 20. Le processus de fabrication des CIs est devenu plus complexe et coûteux au fur et à mesure des redimensionnements technologiques. Pour atteindre ces niveaux de complexité, de nouveaux logiciels et de nombreuses ressources sont nécessaires pour concevoir les circuits. Celles-ci ont nécessité de nouveaux procédés de plus en plus fins et de plus en plus difficiles à maîtriser. Cette section vise à expliquer les principales étapes dans la réalisation d’un circuit intégré depuis la conception jusqu’à la distribution.

Spécification Dans un premier temps, à partir des besoins utilisateurs, une spécification est écrite. À partir de l’idée du produit final, on décrit les besoins que doit remplir le CI fini. Cela comprend les protocoles de communication, les fonctionnalités ou bien les performances de fonctionnement. De plus, les contraintes à respecter sont indiquées. Une contrainte peut être la fréquence d’horloge qui influe sur le débit de calcul du CI. La taille du circuit peut être limitée par des problèmes d’intégration et de rendements de fabrication, celle-ci va définir le nombre de transistors maximal en fonction du nœud technologique utilisé. La consommation de courant du circuit s’avère très importante pour les systèmes nomades, qui peuvent être alimentés sur batterie ou par récolte d’énergie (par exemple les badges d’authentification). La chaleur dissipée par le circuit est un autre critère qui doit être considéré, le produit peut être dégradé s’il chauffe de façon trop importante sans un système de dissipation adapté. Les plages de température sur lesquelles le produit doit fonctionner correctement doivent aussi être prises en compte, cela peut être important pour des usages dans des environnements spécifiques (ex. spatial ou militaire).

Conception Ces spécifications établies, la conception consiste en l’implémentation technique du cahier des charges. Un langage de description haut niveau (HDL) “Hardware Description Language” est utilisé, dans un premier temps, pour décrire l’architecture logique ainsi que le comportement des blocs bas niveaux afin d’effectuer les fonctionnalités souhaitées. En parallèle, de la partie logique on retrouve la partie analogique et les mémoires. Les parties analogiques assurent plusieurs tâches comme la gestion d’alimentation, en régulant ou surveillant la tension du circuit. La modulation de signaux de communication par ondes radio (ex: wifi, bluetooth). Un bloc peut prendre en charge la gestion de la fréquence d’horloge, en régulant, multipliant ou divisant la fréquence du signal. Les mémoires sont constituées de grilles régulières de points mémoires contenant “en général” un bit de donnée chacun. Elles représentent une grande partie de la surface utilisée du circuit. Elles sont donc optimisées et générées séparément du reste de la logique. À cela viennent s’ajouter les blocs fournis par des fournisseurs tiers. En effet, la complexité des circuits impose parfois de recourir à des blocs de propriétés intellectuelles (IP) externes.

À partir de la description HDL, un logiciel de synthèse est utilisé pour générer la liste de portes logiques et de leurs interconnexions implémentant l’architecture décrite. Cette liste est appelée “netlist”. Cette liste est convertie en cellules élémentaires provenant d’une bibliothèque de cellules. Ces cellules sont des structures optimisées pour réaliser des fonctions élémentaires. Pour une même fonction, différentes cellules peuvent être disponibles. En effet, elles peuvent être conçues différemment pour s’adapter aux contraintes de consommations ou de vitesses. Par exemple, elles peuvent être adaptées au nombre de portes qui lui sont connectées en aval, ou en fonction de son temps de traversée. Ces bibliothèques de cellules sont fournies par le fondeur et utilisées par les logiciels de conception.

Une fois les différentes parties obtenues (logique, mémoires, blocs analogiques et IPs des fournisseurs tiers), un logiciel de placement-routage est appliqué pour placer tous les blocs, générer l’arbre d’horloge et la grille d’alimentation et faire les interconnexions entre les blocs. Une phase de vérification est ensuite effectuée. La première d’entre elles est la vérification de la correspondance entre le résultat obtenu et les fonctionnalités souhaitées. Cette étape s’appelle LVS (“Layout vs. Schematic”). La seconde phase appelée DRC (“Design Route Checking”) est ensuite appliquée. Elle permet de vérifier que les contraintes physiques liées aux procédés de fabrication (ex. écartement entre deux pistes) sont bien respectées.

Le rapport de stage ou le pfe est un document d’analyse, de synthèse et d’évaluation de votre apprentissage, c’est pour cela rapport-gratuit.com propose le téléchargement des modèles complet de projet de fin d’étude, rapport de stage, mémoire, pfe, thèse, pour connaître la méthodologie à avoir et savoir comment construire les parties d’un projet de fin d’étude.

Table des matières

1 Introduction
1.1 Sécurité des circuits intégrés
1.1.1 Transistor
1.1.2 Fabrication des circuits intégrés
1.1.3 Sécurité des circuits intégrés
1.1.4 Attaques par injections de fautes
1.1.5 Attaques par canaux auxiliaires
1.1.6 Attaques invasives
1.2 Menaces sur l’intégrité physique des composants
1.2.1 Moyens d’infections
1.2.2 Cheval de Troie matériel
1.2.3 Contrefaçon
1.3 Luttes contre les CTMs et les contrefaçons
1.3.1 Obstacles à la vérification d’intégrité de CI
1.3.2 Méthodes destructives
1.3.3 Test logique
1.3.4 Oscillateurs en anneaux
1.3.5 Analyse des canaux axillaires
1.3.6 Méthode de prévention contre les chevaux de Troie matériel
1.3.7 Méthodes spécifiques à la lutte contre la contrefaçon
1.4 Positionnement de la thèse
2 Émulation des chevaux de Troie matériel et mesure de leur impact
2.1 Circuit de mesure
2.1.1 FPGA
2.1.2 Chaîne d’implémentation FPGA
2.1.3 Oscillateurs en anneaux
2.1.4 LFSR
2.1.5 FSM
2.2 Protocole de mesure
2.2.1 Matériel
2.2.2 Déroulement de la mesure
2.2.3 Extraction de la période
2.2.4 Précision de la mesure
2.3 Impact dynamique d’un CTM
2.3.1 Influence de la taille
2.3.2 Distribution spatiale
2.4 Impact statique d’un CTM
2.4.1 Impact de l’horloge
2.4.2 Impact de l’implémentation
2.5 Variations des procédés de fabrication
2.5.1 Variations inter-die et intra-die
2.5.2 Analyse spatiale
2.6 Chutes de tension (IR drops)
2.6.1 Quantification des chutes de tension
2.6.2 Impact dynamique
2.6.3 Impact statique
2.7 Influence du design
2.7.1 Implémentations
2.7.2 Résultats
2.8 Mesure de l’impact dynamique
2.9 Discussions sur l’utilisation de compteurs pour des mesures embarquées
2.10 Conclusion
3 Méthodes de détection de cheval de Troie matériel et de contrefaçon
3.1 Caractéristiques des circuits infectés ou contrefaits
3.1.1 CTM
3.1.2 Contrefaçons
3.2 Principe de détection des CTMs et de contrefaçons
3.2.1 Modèle des variations de procédé et modèle de variations de performances de structures CMOS
3.2.2 Prise d’empreinte de la structure de CIs
3.3 Méthodologie de détection
3.3.1 Cas 1: détection de CTM
3.3.2 Cas 2: détection de contrefaçon
3.4 t-test adaptatif
3.5 Méthodes alternatives de comparaison d’empreintes
3.5.1 Test de Kolmogrov-Smirnov
3.5.2 Partitionnement
3.6 Conclusion
4 Résultats expérimentaux et analyses
4.1 Protocole expérimental
4.1.1 Implémentation
4.1.2 Estimations de σinter et σintra
4.2 Validation de la détection embarquée
4.2.1 Modèle de variation
4.2.2 Détection de contrefaçon
4.2.3 Détection de CTM
4.3 Validation de la détection externe
4.3.1 Impact du CTM en EM
4.3.2 Adaptation du distingueur
4.3.3 Résultats
4.4 Taux de succès
4.4.1 Taux de succès avec des capteurs embarqués
4.4.2 Taux de succès avec une analyse EM
4.5 Caractérisation
4.5.1 Impact de la taille et de la distance des CTMs
4.5.2 Impact de la logique environnante
4.6 Amélioration des ROs
4.6.1 Implémentation
4.6.2 Impacts de la taille et de la distance des CTMs
4.7 Conclusion
Conclusion

Rapport PFE, mémoire et thèse PDFTélécharger le rapport complet

Télécharger aussi :

Laisser un commentaire

Votre adresse e-mail ne sera pas publiée.