Soutenance mémoire
Les réseaux de capteurs sans fils
Dans un premier temps, nous allons parler sur la technologie des réseaux de capteurs, qui est par définition une collecte de petits dispositifs de détection à faible coût avec calcul, stockage et communication.
Ils possèdent une large gamme d’applications potentielles à l’industrie, la science, le transport, les infrastructures civiles, et de la sécurité. Nous pouvons citer à titre d’ exemple: la surveillance médicale et le contrôle des patients, détection d’intrusions et contrôle d’ accès, contrôle de la pollution et découverte des catastrophes naturelles et industrielles dans des milieux hostiles.
Suivant l’historique des capteurs, les premiers capteurs inventés sont connectés par fil à un emplacement central en 1970. En 1980, les réseaux de capteurs câblés distribués sont apparus et à partir de l’année 1993, les projets sur ce domaine ont commencés tel que le projet de LWIM à UCLA et aussi le projet DARPA SENSIT: UC Berkeley, USC, Comell (1999-2003). En 2001, le laboratoire de recherche d’Intel à Berkeley était focalisé sur les réseaux des capteurs sans fil, ainsi que le centre NSF était spécialisé sur les réseaux de détection embarqués. Dans la même période, les réseaux de capteurs sont émergés par l’industrie et les entreprises y compris Sensoria, Arbalète, Ember Corp, SensiCast. Il y avait des prototypes fabriqués par : Intel, Bosch, Motorola, General Electric,Samsung. En 2003, le standard IEEE 802.15.4 est apparu.
Le standard IEEE 802.15.4
La norme la plus utilisée dans la technologie de réseaux de capteurs est la norme IEEE 802.15.4 . Il existe beaucoup de protocoles de communication sans fil reposants sur cette norme dans le but est d’optimiser la communication entre les objets. Nous citons par exemple: Wireless HART, ISA-SPI00, IETF IPv6 – LoWPAN, DigiMesh (réseaux maillés) et le plus répandu: ZigBee. Cette norme définit une couche de communication au niveau 2 (liaison des données) du modèle OSI. Le but principal est de permettre la communication entre deux appareils.
Elle a été créée par l’Institut d’ingénieurs en électrique et électronique (IEEE) . Sa tâche essentielle est d’établir des normes de sorte que les progrès technologiques peuvent compter avec une plate-forme commune de règles à définir et compatible. Dans les dispositifs existants, ce protocole est défini à l’aide du module XBee 802.15.4 OEM .
Les unités d’information numériques (bits) sont gérées et organisées par la couche liaison de données pour devenir des impulsions électromagnétiques (ondes) au niveau inférieur (couche physique). Cette couche est similaire à celles d’autres connus comme la norme 802.11 (la technologie Wifi) ou la norme 802.3 (Ethernet).
L ‘architecture de la chaîne en bande de base pour la bande 2.45 GHz
Premièrement, nous allons parler sur la chaîne de transmission en bande de base spécifiée par la norme, elle est définie pour la bande 2.45 GHz. Nous voyons bien que l’acheminement des données se fait sur la voie en phase l et la voie en quadrature de phase Q, que ce soit pour la chaîne d’émission ou la chaîne de réception. Dans la chaîne d’émission, après la réception du paquet (les données d’entrée viennent sous forme des paquets PPDU de la couche MAC dans la pile protocolaire de l’IEEE 802.15.4), nous le passons dans un bloc qui n’est pas mentionné. En effet, un bloc qui sert à convertir le mode de transmission du flux binaire série au mode parallèle (1à 4) avec un débit binaire de 250 kbps, il s’ agit d’une conversion d’un flux binaire à une représentation en symbole pour avoir à la sortie un taux de 62.5 ksymbole/s.
La reconfiguration par le circuit programmable FPGA
Nous savons bien, que tous les éléments logiques dans les FPGA peuvent s’exécuter en parallèle. Cela inclut les multiplicateurs matériels et nous pouvons maintenant obtenir plus de 1000 d’entre eux sur un seul FPGA. Ceci est en contraste avec les processeurs TSN programmables, qui ont généralement quelques multiplicateurs et ils doivent être exploités de manière séquentielle.
Les FPGA ont désormais des interfaces série et parallèle spécialisées, pour répondre aux exigences des périphériques à haute vitesse et des bus. Ce que nous entendons par intensité du processus est le degré d’opérations fortement répétitives et assez primitives. En haut à gauche, ce sont les fonctions dédiées comme des convertisseurs CAN et CNA, et aussi -les DDC (les convertisseurs-abaisseurs de fréquence numérique ou Digital Down Converter en anglais) et DUC (les convertisseurs élévateurs de fréquence numérique ou Digital Up Converter en anglais), ces derniers nécessitent des structures matérielles spécialisées pour exécuter les opérations en temps réel.
La flexibilité concerne l’unicité ou la variabilité du traitement, et de la façon dont la fonction peut être modifiée ou adaptée pour toute application spécifique. En bas à droite ce sont des tâches telles que l’analyse et la prise de décision; qui sont très variables et souvent subjectives.
La chaîne d’émission sur l’oscilloscope avec le contrôle par l’application
nous confirme que le module consomme treize blocs d’entrée / sortie qui sont suffisantes pour le test sur la carte.
Au niveau du test, nous avons configuré (dans le fichier de connexion) neuf ports de détection pour les vérifier sur Chipscope Pro qui sont: sortie 1 émission, sortie Q émission, symbole émis, début émission, remise à zéro, sélection de bande, début TX, transmetteur occupé, et donnée reçue sur 8 bits.
Concernant le fichier des contraintes utilisateurs, nous avons attribué les ports donnée envoi TXD et donnée reçue RXD respectivement sur les pins de FPGA AG20 et AG15 (correspondent aux entrée et sortie du port série sur la plateforme d’évaluation). Le port sortie 1 émission (0 à 7) est respectivement sur : H33, H34, G32, J32, L33, P34, AA34, Y34 et aussi le port sortie Q émission (0à 7) est respectivement sur : AH34, AG32, AK34, AJ32, AL34, AM33, AM32, AN33 (correspondent aux entrées de l’interface auxiliaire surla plateforme d’évaluation ou en anglais XGI Expansion Headers). Pour plus des détails, veuillez consulter la référence .Nous faisons un test de l’application d’envoi d’une donnée (nous nous intéressons ici seulement par l’envoi de la donnée) passant par les modules implémentés sur FPGA (module UART et module séparation des données), ainsi à l’émission de la donnée, nous vérifions les sorties qui sont sondées par l’intermédiaire d’analyseur logique intégré qui représentent les signaux visualisés par l’outil Chipscope Pro, et nous pouvons modifier au besoin les données à envoyer par l’interface graphique.
|
Table des matières
Chapitre 1 – Introduction
1.1 Les réseaux de capteurs sans fils
1.2 Le standard IEEE 802.15.4
1.3 Le protocole de communication ZigBee
1.4 Problématique
1.5 Objectifs spécifiques
1.6 Méthodologie
1.7 Organisation du mémoire
Chapitre 2 – La couche physique de IEEE 802.15.4
2.1 Introduction
2.2 La composition de la couche physique pour la norme IEEE 802.15.4
2.2.1 La trame des données PPDU
2.2.2 La technique d’étalement du spectre par DSSS
2.2.3 La modulation QPSK versus O-QPSK
2.2.4 Estimation de la fréquence et correction de la phase dans le récepteur
2.2.5 L’indicateur de puissance du signal reçu (RSSI)
2.3 Les architectures spécifiées par la norme
2.3.1 L’architecture de la chaîne en bande de base pour la bande 2.45 GHz
2.3.2 L’architecture de la chaîne en bande de base pour la bande 915 MHz
2.4 La reconfiguration par le circuit programmable FPGA
2.5 Conclusion
Chapitre 3 – Chaîne de communication proposée
3.1 Introduction
3.2 La composition de la chaîne proposée
3.2.1 Le premier travail à faire
3.2.2 Le deuxième travail à faire
3.2.3 Le troisième travail à faire
3.3 Le flot de conception
3.4 Le choix du matériel
3.5 Les tests réels à faire
3.6 Conclusion
Chapitre 4 – Résultats de simulation et de test
4.1 Introduction
4.2 Conception d’un émetteur en bande de base
4.2.1 Emetteur en bande de base sans diviseur d’horloge
4.2.2 Emetteur en bande de base avec diviseur d’horloge
4.3 Conception d’un émetteur / récepteur en bande de base
4.3.1 Émetteur-récepteur sans connexion de deux chaînes
4.3.2 Avec connexion de deux chaînes et avec le diviseur d’horloge
4.3.3 Emetteur / récepteur en bande de base à double bande
4.4 Test de la boucle de retour pour l’application
4.4.1 Le module adaptation de 4bits à 8bits
4.4.2 Test de la boucle de retour avec l’interface graphique
4.5 La chaîne d’émission sur l’oscilloscope avec le contrôle par l’application
4.6 Test de la boucle de retour de la chaîne d’émission / réception
4.7 Banc de test global
4.8 Test d’envoi d’une trame PPDU
4.8.1 Test de la chaine d’émission
4.8.2 Test de la trame sur l’émetteur / récepteur
4.9 Conclusion
Chapitre 5 – Conclusion
Télécharger le rapport complet
