Soutenance mémoire
Télécharger le fichier pdf d’un mémoire de fin d’études
Nouvelles architectures au-delà du CMOS : “Beyond CMOS”
L’architecture-même du CMOS planaire sur Silicium est remise en question avec les dernières avancées technologiques. Ainsi, en mai 2011, Intel a annoncé l’avènement des transistors multi-grilles présentés en figure 1.4.
L’apport des nanotechnologies comme les nanofils, le graphène ou l’électronique de spin permet donc d’imaginer des architectures alternatives “Beyond CMOS” pour transporter les informations.
“More than Moore” ou l’intégration de plusieurs fonctions sur une même puce
Ce thème permet de faire le lien entre l’électronique et les autres disciplines nécessaires pour faire des dispositifs complets comme la mécanique, la fluidique, l’acoustique, l’optique ou la biologie. En parallèle de la miniaturisation, l’idée est d’ajouter au CMOS conventionnel des fonctions additionnelles. Ainsi, bénéficiant de l’évolution des procédés technologiques en microélectronique, de nouvelles fonctionnalités non digitales sont réalisables comme :
– utilisation des radio-fréquences pour doter les dispositifs de moyens de communication qui leur sont propres,
– capteurs,
– conversion opto-électronique,
– alimentations intégrées pour des composants autonomes en énergie,
– composants haute tension,
Par exemple, en associant un microprocesseur traitant l’information à des dispositifs de type capteurs sensibles à leur environnement, on crée ce qu’un appelle un micro-système électro-mécanique ou MEMS (“Micro Electro Mechanical System”). Ce domaine des microsystèmes est en plein essor et se voit même rattrapé par le domaine des NEMS ou nano-systèmes électro-mécaniques résultant du paradigme de la miniaturisation.
Ainsi, l’industrie du semiconducteur se diversifie pour ajouter aux CMOS classiques des fonctionnalités de capteurs, de MEMS, de NEMS… De nouvelles filières vont être dictées par des applications très diversifiées et vont se juxtaposer à la filière silicium classique.
Convergence des technologies du futur
De l’intégration homogène à l’intégration hétérogène
Une des alternatives les plus semblables à la miniaturisation serait donc de combiner la technologie CMOS avec des technologies dérivées sur une seule et même puce. Ainsi, les composants de demain pourraient à la fois calculer, capter, mémoriser et transmettre des données. L’idée est de rester en composants miniaturisés et de favoriser une intégration hétérogène en combinant ces différentes technologies. Deux types d’approche, synthétisées sur la figure 1.5 [5], sont à l’étude :
– une approche monolithique dite “System on Chip” (SoC) dans laquelle toutes les technologies sont réalisées sur le même substrat via le même procédé,
– une approche hybride dénommée “System in Package” (SiP) jouant sur la flexibilité d’interconnexion entre différents substrats contenant différentes fonctionnalités.
L’intégration pourrait se faire en partageant spatialement en trois dimensions ces différentes fonctions par l’exploitation des différents espaces disponibles dans un circuit. Ainsi, les fonctions purement digitales relevant de la loi de Moore continueraient d’occuper la zone active appelée front-end représentée sur la figure 1.6. Toute la zone au-dessus du front-end est appelée le back-end et contient classiquement toutes les interconnexions métalliques. Ces interconnexions sont des lignes conductrices métalliques séparées par des matériaux isolants. Les processeurs de dernière génération sont constitués de sept niveaux d’inteconnexions. Les règles de process dans cette zone, dite froide, sont dictées par le front-end : afin de ne pas en modifier les caractéristiques, des procédés basse température doivent être employés. La place disponible dans le back-end serait alors utilisée pour y intégrer des composants analogiques, des capteurs, des MEMS comme illustré sur la figure 1.6.
Perspectives
Pour mener à bien cette intégration, il faut imaginer pouvoir reporter des dispositifs avec une bonne qualité de matériau permettant d’atteindre les performances visées. Jusque-là, cela était réalisé via un procédé “Thin-Film Transistor” (TFT) ou procédé pour transistor en couches minces. Cependant, les matériaux utilisés dans ce cas-là restaient des matériaux polycristallins aux performances dégradées. Afin de répondre au double enjeu d’allier performances et miniaturisation, les structures unidimensionnelles comme les nanofils peuvent apporter dans ce contexte des propriétés très intéressantes de par :
– leur structure mono-cristalline,
– l’utilisation de matériau haute mobilité,
– et de pouvoir tirer parti d’une structure unidimensionnelle par exemple avec une grille entourante permettant un excellent contrôle électrostatique du canal d’un transistor ou bien grâce à son grand rapport surface sur volume permettant la détection ultrasensible.
Nous allons dans la partie qui suit nous attacher à ces nanofils qui semblent pouvoir répondre aux attentes de l’électronique de demain.
Les nanofils : briques de base de l’électronique du futur ?
Dans ce contexte de la microélectronique qui est en pleine évolution, l’ITRS préconise dans la feuille de route d’introduire de nouvelles technologies avec notamment l’apparition des nanofils semiconducteurs dans les thématiques de recherche.
Voyons plus précisément ce que sont ces nano-objets sur lesquels reposent une attente extraordinaire pour l’électronique de demain.
Intérêt nanofils
Un nanofil est une nanoparticule dont le diamètre est bien plus petit que sa longueur. Typiquement, le terme de nanofil définit ainsi un objet cylindrique de diamètre compris entre quelques nanomètres jusqu’à 100 nanomètres pour une longueur de quelques centaines de nanomètres jusqu’à quelques microns.
Contrôle électrostatique
Afin d’optimiser le contrôle électrostatique du canal, Intel a repensé le transistor planaire et créé un transistor à triple-grille en jouant sur une architecture en trois dimensions (figure 1.4). En poussant le concept encore plus loin, on peut imaginer une grille entourant complètement le canal comme illustré en figure 1.7. Ainsi émerge l’idée d’un nano-objet avec une grille enrobante (“Gate All Around” Nanowire FET).
Cette architecture permettrait en effet de pallier aux différents problèmes rencontrés en architecture planaire avec une nette diminution du courant de fuite Io f f par une minimisation des effets de canal court grâce à un excellent contrôle électrostatique de la grille sur le canal [8].
Rapport surface/volume
Du fait de leur faible dimension radiale, les nanofils possèdent une structure unidimensionnelle qui leur confère une large surface spécifique par rapport au volume de matériau qui le compose. Si l’on schématise les nanofils par un cylindre, de diamètre d et de longueur L, leur surface S est donnée par la relation : S = πd L tandis que leur volume V est :d 2 V=π4L
Ainsi, le rapport R surface sur volume varie de façon inversement proportionnelle au diamètre du nanofil concerné : S 4 R = V = d
Ainsi, par exemple, pour deux nanofils, de diamètres respectifs d 1 = 50 nm et d 2 = 500 nm, d 2 d 1 = 10 d’où R1 =10R2 le rapport surface sur volume est donc très favorable pour le fil de plus petit diamètre : on a beaucoup de surface disponible pour faire réagir peu de matériau semiconducteur. Ces nanostructures sont donc plus sensibles aux effets de surface grâce à leur fort ratio surface sur volume si l’on compare à du matériau massif. Cette propriété offre donc des perspectives intéressantes notamment en terme de capteurs ultra-sensibles.
Autres propriétés
Les nanofils présentent d’autres caractéristiques susceptibles d’en faire des objets largement utilisés dans les dispositifs de demain. Ces propriétés sont d’ordre :
– mécaniques [9] [10] : diminuer le diamètre des nanofils influe sur les valeurs de leur module élastique de Young [11]. De plus, le phénomène de piézorésistivité semble être beaucoup plus important sur des nanofils de silicium que sur du silicium massif comme l’ont montré He et Yang [12] [13].
– électroniques : les nanofils possèdent des propriétés électroniques nouvelles liées au confinement quantique bidimensionnel qui modifie leur structure de bande. Leur anisotropie peut ainsi être un avantage en favorisant la propagation électrique dans une direction spécifique. Des transistors à un électron unique sont même à l’étude (Single Electron Transistor) [14] [15].
Applications envisageables
Ces dernières années, de nombreuses applications représentatives de l’intérêt d’utiliser des nanofils pour créer des dispositifs toujours plus innovants ont vu le jour dans des laboratoires du monde entier [16] [17].
Ces nanostructures offrent un panel très large d’applications utilisant leurs spécificités comme illustré en figure 1.8, du transistor ultime au capteur biologique [18].
La représentation schématique du capteur biologique en figure 1.8 issue des travaux de Patolsky et al. [18] comporte deux dispositifs à base de nanofil de Si, de diamètre environ 20 nm et de longueur 2 µm , modifié par des anticorps récepteurs de nature différente. L’accrochage spécifique d’un virus unique sur le nanofil 2 induit un changement de conductance. Lors du détachement, la conductance retourne à l’état initial.
Il est à noter que les problématiques adressées sont très diversifiées et vont bien au-delà du seul domaine de la microélectronique. Les applications relèvent ainsi des domaines du More than Moore et du Beyond CMOS évoqués dans la section précédente.
Etudes physiques
Les nanofils sont des objets particulièrement intéressants pour étudier des phénomènes qui interviennent à ces dimensions réduites, comme des mécanismes de diffusion, de cohérence, et de relaxation concernant les électrons, les photons ou les phonons. Par exemple, le confinement quantique des électrons a déjà été observé sur des nanofils de diamètre inférieur à 40 nanomètres.
Dispositifs électroniques aux performances accrues [19]
Dans la lignée de l’optique “More Moore”, des transistors à plusieurs nanofils peuvent être envisagés en tirant bénéfice des nanostructures tout en les associant pour obtenir des niveaux de courant exploitables. Cette association peut se faire selon deux configurations différentes, soit en les intégrant verticalement [20] ou bien horizontalement [21] comme illustré sur la figure 1.9.
Capteurs ultrasensibles
Capteurs biologiques ultra-sensibles [22] [23]
La quantification et l’analyse de processus biologiques est l’un des challenges que peuvent relever les architectures à base de nanofils en exploitant leur grand rapport surface sur volume que leur confère leur architecture. Le transport électronique dans le nanofil devient alors dépendant des modifications ioniques à sa surface. Les différents types de détection reportées dans la littérature concernent :
– la détection d’un virus unique [18],
– l’ADN [24] [25],
– des protéines [26].
Des performances peuvent être atteintes sans fonctionnalisation de surface [27]. Cependant, afin d’améliorer la spécificité de la détection, il faut rendre l’interaction de surface spécifique de l’espèce cible. La sélectivité est introduite en fonctionnalisant la surface des nanofils par greffage de molécules capables de reconnaître spécifiquement les cibles visées. En effet, tous les effets de surface sont exacerbés rendant les nanostructures extrêmement sensibles aux champs électrostatiques de leur environnement proche. Les capteurs biologiques ainsi créés sont donc des capteurs d’affinité électronique, le récepteur étant une molécule greffée sur la paroi du nanofil et le transmetteur un transistor de type FET (Field-Effect Transistor) [28] ou SET (Single-Electron Transistor) [29]. Ainsi, ce couplage hétérogène permet de traduire une modification physico-chimique locale en information électrique.
Vers des laboratoires sur puce
Développer des laboratoires miniaturisés sur puce (“Lab-On-Chip” en anglais) présenterait de nombreux avantages, à savoir :
– l’utilisation d’une faible quantité de réactifs, et donc une diminution des coûts,
– l’utilisation de petites quantités d’analytes donc des volumes d’échantillons à prélever réduits,
– des analyses réalisées en parallèle permettant un gain de temps et une automatisation aisée,
– une sensibilité accrue,
– une portabilité en dehors des laboratoires d’analyses biochimiques,
– et enfin une intervention humaine limitée (en cas d’échantillons dangereux par exemple). On pourrait ainsi imaginer le criblage de molécules cytotoxiques (anti-cancéreux), la détection
de protéines synthétisées de novo par des cellules (biomarqueurs de cancers), la PCR (Polymerase Chain Reaction ou amplification d’ADN), la protéomique, la génomique…
Capteurs chimiques intégrés
Un aspect important concernant les nanofils est leur versatilité, c’est-à-dire qu’ils peuvent être utilisés dans des dispositifs aux fonctions très diverses. Jusque-là, sur des matériaux massifs, il fallait assembler différents objets pour pouvoir créer des fonctions logiques, de mémoire ou de capteurs. Les nanofils quant à eux peuvent servir à implémenter ces différentes fonctions pour une intégration monolithique d’un capteur chimique tout intégré par exemple comme présenté sur la figure 1.11 [30].
Interface avec des cellules vivantes
Les moyens de communication actuels reposent sur les champs électriques et des courants pour transmettre le flux d’informations [35]. Les systèmes biologiques quant à eux suivent un paradigme différent et combinent des gradients d’ions, des flux de molécules, des potentiels de membrane électrique et même de la lumière pour contrôler la transduction d’un signal. Les organismes vivants mettent ainsi en œuvre un arsenal de récepteurs membranaires, de canaux, de transducteurs de signaux bien plus sophistiqués que les dispositifs fabriqués par l’homme. Le constat est donc le suivant : si les circuits électroniques pouvaient intégrer des composants biologiques, leurs fonctionnalités s’en verraient décuplées et ouvriraient la voie vers des applications très prometteuses comme :
– la détection ultra-sensible pour des outils de diagnostic plus efficaces [26],
– des prothèses neuronales avancées [36],
– des ordinateurs plus puissants [37].
Cette approche nécessite donc une interface fonctionnelle entre éléments biologiques et microélectronique conventionnelle. Ces études s’appuient sur le contrôle précis de la chimie et de l’état de surface des nanofils en jeu. En effet, leurs propriétés fonctionnelles électroniques, thermiques ou optiques peuvent ainsi être décorrélées des propriétés physico-chimiques requises comme la biocompatibilité, la réactivité, la passivation, le mouillage pour les intégrer à un environnement actif. Le couplage de systèmes biologiques à la microélectronique a débuté avec les travaux pionniers de Fromherz et al. sur la stimulation capacitive de cellules [38] jusqu’à la surveillance de l’activité neuronale grâce à des transistors FETs [39].
Le groupe de Lieber a récemment intégré un réseau dense de transistors à nanofils autour d’un neurone afin d’en détecter le signal d’activité neuronal, de le stimuler et de suivre sa propagation [36].
Un axe de recherche émergent est donc l’interfaçage de nanofils semiconducteurs avec des cellules vivantes [36] avec le développement d’outils adaptés comme une sonde optique [41] afin de ne pas détruire le milieu cellulaire d’investigation.
Fabrication : top-down ou bottom-up
Synthétiser des nanofils peut se faire selon deux approches :
– une approche dite top-down, approche classique de la microélectronique, où l’on exploite l’amélioration continue des résolutions en lithographie et en gravure pour structurer un substrat dit “massif” i.e. d’étendue macroscopique,
– une approche qualifiée de bottom-up où le nanofil est construit au fur et à mesure “atome par atome”.
Approche descendante ou top-down
La première façon d’obtenir des nanofils est de faire appel à des techniques de nanofabrication héritées des progrès de la miniaturisation de la microélectronique. En effet, les techniques conventionnelles de lithographie ont évolué de pair avec les prévisions de la loi de Moore afin d’obtenir le transfert de structures de plus en plus fines, s’approchant du régime nanomètrique. La principale technique utilisée aujourd’hui est la lithographie par faisceau d’électrons [42]. De par la faible longueur d’onde associée aux électrons, la lithographie électronique permet d’atteindre des résolutions de l’ordre du nanomètre. Ainsi, en combinant lithographie et gravure, il est possible d’obtenir des nanofils à partir de matériaux massifs, nanofils pouvant être organisés de manière verticale [43] ou horizontale [21] comme illustré en figure 1.16.
Cette intégration descendante est très complexe car elle fait appel à un procédé à très haute résolution réalisé par lithographie électronique extrêmement coûteux en termes d’argent et de temps. L’approche top-down n’est pas encore dans l’impasse même si les techniques de fabrication vont devoir encore évoluer et prendre en compte les effets quantiques qui apparaissent à ces dimensions ultimes.
Le principal inconvénient de cette approche est qu’elle fige un matériau de départ unique à structurer [44]. Ainsi, à partir d’un substrat en silicium, on obtiendra un nanofil en silicium et un substrat en arséniure de gallium permettra de structurer un nanofil en arséniure de gallium.
Approche constructiviste ou bottom-up
L’approche constructiviste ou bottom-up constitue un concept-clé pour l’avenir de la microélectronique. Le mécanisme le plus usité pour la synthèse de nanofils est le dépôt chimique en phase vapeur ou procédé CVD (Chemical Vapor Deposition). Le procédé CVD désigne toute une famille de techniques déjà bien établies dans le domaine de la microélectronique et plus particulièrement dans l’élaboration de couches minces. Le mécanisme mis en jeu pour la croissance de nanofils a été mis au point en 1964 par Wagner et Ellis [45]. Il est appelé mécanisme VLS pour Vapeur-Liquide-Solide, faisant référence aux trois états par lesquels passe le matériau à déposer. La croissance Vapeur-Liquide-Solide est explicitée en figure 1.17.
Elle met en œuvre une particule métallique formant un alliage liquide avec le matériau à faire croître. Cette particule agit comme catalyseur de la croissance en tant que site énergétiquement favorable à l’adsorption des réactifs en phase gazeuse (typiquement le silane Si H4 dans le cas du silicium) et à sa décomposition. Dans le cas du silicium, celui-ci passe alors en phase liquide en s’incorporant à la goutte. Il diffuse vers l’interface liquide-solide sous l’effet d’un gradient de concentration. La concentration du matériau dans la goutte augmente jusqu’à atteindre un seuil de solubilité imposé par le diagramme des phases du mélange binaire (figure 1.17). Par exemple, à 500 ˚C le mélange or – silicium liquide ne peut contenir qu’au plus 23 % de silicium. Une fois ce seuil atteint, l’espèce à déposer précipite à l’interface goutte / substrat, et se dépose à la base de la gouttelette, menant ainsi à la croissance par épitaxie d’un fil qui supporte la goutte liquide de catalyseur et dont la section est imposée par le rayon de la goutte.
Les catalyseurs peuvent être obtenus par différents moyens, dont les principaux sont :
– par l’utilisation de solutions colloïdales synthétisées chimiquement,
– par nanostructuration de type lift-off,
– ou bien par démouillage d’un fin film métallique.
Les solutions colloïdales, qui présentent certes une très faible dispersion en taille, nécessitent souvent d’avoir recours à des espèces chimiques afin d’éviter la coalescence des catalyseurs. Cette présence peut perturber la croissance des nanofils. Pour la nanostructuration par lift-off, le principal inconvénient est le coût et le temps requis pour cette étape. Nous avons donc opté pour la dernière approche par démouillage d’un fin film métallique pour nos premières expérimentations. Un film très mince d’or est déposé par PVD (Physical Vapor Deposition ou dépôt physique en phase vapeur) sur un substrat Si(100) préalablement désoxydé. Son épaisseur est de l’ordre du nanomètre (de 1 à 10 nanomètres).
Une observation au microscope électronique à balayage nous montre que le film ainsi obtenu à gauche de la figure 1.18 n’est pas continu étant donné sa faible épaisseur. Le démouillage s’obtient en faisant subir à ce film très mince un traitement thermique qui lui apporte l’énergie nécessaire pour se rétracter afin de former un ensemble de gouttelettes sur la surface selon le phénomène de mûrissement d’Ostwald. Nous avons choisi de réaliser ce recuit directement dans le bâti de croissance LPCVD afin de mettre au point un procédé de croissance dont le démouillage et la croissance ont lieu dans le même bâti afin de minimiser les risques de contamination. Il est possible d’obtenir des catalyseurs de diamètres très différents en jouant principalement sur l’épaisseur initiale du film métallique déposé ainsi que sur budget thermique imposé à l’échantillon [47]. A partir d’une couche de 2 nanomètre, le diamètre moyen obtenu après un recuit à 480 ˚pendant 30 minutes est de 40 nanomètres tandis qu’après un recuit à 480 ˚pendant 5 minutes, on obtient des catalyseurs de diamètre 10 nanomètres. Les diamètres des catalyseurs obtenus par cette méthode peuvent aller de 5 à 100 nanomètres.
Des nanofils intrinsèques en silicium ont été fabriqués au LAAS au début de ces travaux de thèse car nous voulions pouvoir fabriquer nos matériaux d’étude. Ainsi, en figure 1.19, nous pouvons voir le résultat de la croissance dont les paramètres sont récapitulés dans le tableau joint.
Une analyse au microscope électronique par transmission a par ailleurs été réalisée sur ces nanofils. Ces analyses attestent de la mono-cristallinité des nanofils fabriqués. Concernant leur orientation cristalline, les directions privilégiées que nous avons pu identifier sont [011] et [001].
Un exemple de nanofil de direction de croissance [011] est présenté en figure 1.20.
Intégration verticale ou horizontale
Si un nanofil unique peut être envisagé en tant que composant électronique à part entière, il peut également faire partie d’un dispositif fonctionnel bien plus complexe s’il est intégré correctement et/ou assemblé avec d’autres nanofils. Contrairement aux autres nanoparticules à l’étude aujourd’hui, comme les nanoparticules sphériques ou les polyhèdres, les nanofils ont une longueur suffisante pour pouvoir les intégrer relativement facilement avec des architectures micro-structurées que l’on maîtrise. A partir des deux méthodes de fabrication précedemment présentées, il existe deux schémas d’intégration privilégiés : une intégration soit verticale soit horizontale. Cette dénomination fait référence à la manière dont sont agencés les nanofils après fabrication.
Intégration verticale
L’intégration verticale concerne donc les nanofils verticaux issus de l’ingénierie top-down ainsi que ceux fabriqués en croissance localisée après optimisation de la synthèse pour qu’ils soient verticaux. La structure présentée sur la figure 1.21 [48] est fabriquée couche par couche par des procédés classiques dits top-down avec ré-alignement sur des structures pré-existantes.
Intégration horizontale
L’intégration horizontale est l’intégration conventionnelle employée en microélectronique pour les transistors planaires. Les nanofils Top-Down planaires se rapprochent très fortement de l’agencement d’un MOS conventionnel. Par contre, en ce qui concerne les nanofils Bottom-Up, une croissance horizontale est très difficile à mettre en œuvre, avec une croissance confinée dans des cavités par exemple. Une alternative consiste à faire croître en forêt des nanofils puis à les reporter sur un substrat hôte horizontalement.
Intérêt de l’approche bottom-up
Cette problématique d’intégration soulève donc une question : est-il intéressant de développer des techniques pour manipuler les nanofils synthétisés par voie ascendante si des structures similaires peuvent être produites directement à la position désirée grâce à une approche top-down ? Examinons quelques élements de réponse qui rendent très attractive l’approche bottom-up.
|
Table des matières
1 Intégration de nanofils dans les technologies CMOS
1 Positionnement de l’étude
1.1 Contexte microélectronique
1.2 Convergence des technologies du futur
2 Les nanofils : briques de base de l’électronique du futur ?
2.1 Intérêt nanofils
2.2 Applications envisageables
2.3 Fabrication : top-down ou bottom-up
2.4 Intégration verticale ou horizontale
2.5 Intérêt de l’approche bottom-up
3 Nécessité de développer un procédé d’assemblage générique
3.1 Inconvénients lithographie électronique et adressage FIB
3.2 Auto-assemblage ou assemblage dirigé
3.3 Description des différentes techniques d’assemblage de nanofils
3.4 Comparaison de ces différentes techniques
4 Présentation des axes de recherche
4.1 La DEP au coeur de notre étude pour assembler les nanofils à grande échelle
4.2 Caractérisation et réalisation de nanosystèmes
4.3 Objectifs
2 Assemblage dirigé de nanofils semiconducteurs
1 Choix de l’actuation : la diélectrophorèse
1.1 Principe
1.2 DEP appliquée aux nanofils : existence d’axes préférentiels
2 Ce qui existe
2.1 Etat de l’art diélectrophorèse
2.2 Limitations
2.3 Vers un assemblage hybride par couplage de la DEP avec assemblage dirigé
3 Développement de la plateforme DEP
3.1 Prototypage des électrodes de DEP
3.2 Intérêt d’isoler les électrodes de DEP et les nanofils
3.3 Procédés technologiques
3.4 Vers un assemblage hybride
4 Assemblage capillaire
4.1 Principe
4.2 Techniques expérimentales
4.3 Résultats assemblage capillaire seul
5 Couplage diélectrophorèse et assemblage capillaire
5.1 Description de la technique proposée
5.2 Résultats obtenus
5.3 Paramètres expérimentaux
5.4 Alignement dépendant des propriétés des nanofils étudiés
5.5 Bilan
6 Pour aller plus loin
6.1 Formation de croix ou crossbar
6.2 Alignement nanotubes de carbone
6.3 Le report sur substrat hôte
7 Conclusion
7.1 Preuve de l’alignement à grande échelle de nanofils
7.2 Post-processing indépendant des électrodes de DEP sous-jacentes
7.3 Plateforme générique pour caractérisation et applications
3 Réalisation et caractérisation de nanosystèmes à base de nanofils semiconducteurs
1 Résistance d’accès sur nanofils
1.1 Problématique du contact électrique sur semiconducteur
1.2 Enjeu sur nanofil semiconducteur
1.3 Injection efficace de porteurs dans un nanofil
1.4 Cadre d’étude
1.5 Protocole d’adressage électrique sur nanofil semiconducteur
1.6 Qualité des contacts électriques
1.7 Conclusion
2 Dispositifs fonctionnels
2.1 Transistor
2.2 Capteurs
2.3 Conclusion
4 Conclusion et Perspectives
1 Conclusion
2 Perspectives
2.1 Intégration hétérogène ou sur substrat souple
2.2 Intégration complexe
2.3 Plateforme de caractérisation versatile
Télécharger le rapport complet
