Soutenance mémoire
Télécharger le fichier pdf d’un mémoire de fin d’études
Complexité des cartes électroniques
La conception des circuits imprimés est constamment remodelée par l’évolution des technologies des composants et les exigences de l’industrie. Avec la miniaturisation des composants [33], et les performances croissantes auxquelles ils doivent répondre, les cartes électroniques deviennent de plus en plus denses et encombrées. Les processeurs nécessitent de très forts courants (plus de 200A en régime établi, avec des pics à plus de 500A pour les dernières générations) [34] [35], les fréquences d’horloge augmentent continuellement, et le nombre de composants, notamment les passifs, se multiplie afin de garantir la stabilité des signaux et des alimentations (plus de 5000 composants par carte). Les vitesses des liens PCI-e (Peripheral Component Interconnect-express) augmentent également, ils fonctionnent aujourd’hui à 32Gb/s pour des liens PCI-e de 5ème génération (bientôt 64Gb/s pour les liens PCI-e de 6ème génération) [36] [37]. Quant aux liens séries utilisés pour l’interconnexion des noeuds de calcul, des débits de 112Gb/s par paire en modulation PAM4 (4-level Pulse Amplitude Modulation) sont attendus, et des solutions pour des débits atteignant les 224Gb/s par paire en modulation PAM4 et PAM8 (8-level Pulse Amplitude Modulation) sont en phase d’étude [38][39].
La présence de plusieurs circuits sur une même carte induit sa densité en nombre de couches : effectivement la cohabitation des différents potentiels d’alimentation qu’exigent ces circuits, en plus des signaux extrêmement nombreux qui permettent le transfert d’informations entre les composants, nécessite un nombre important de couches. Le routage des conducteurs sur plusieurs couches permet de répondre aux fortes densités de courants exigés par les circuits intégrés, tout en respectant les règles de conception assurant leur stabilité. Les circuits imprimés complexes et à forte densité d’interconnexions sont surnommés des PCBs HDI [41].
La densité et l’encombrement des composants sur les cartes électroniques (Figure I.14), le rapprochement des différents modules, la mixité entre les circuits analogiques et les circuits numériques, provoquent la proximité entre éléments sensibles et agressifs [42]. La densification des cartes rend difficile la distribution des forts courants et faibles tensions exigés par les nouvelles technologies de composants. Cela entraine des variations dans le réseau de distribution de l’alimentation qui peuvent provoquer le dysfonctionnement des composants, dû à des surtensions ou des tensions insuffisantes [43][44]. L’instabilité des réseaux de distribution de l’alimentation ainsi que la proximité entre circuits sensibles et agressifs peuvent engendrer des erreurs dans le fonctionnement des circuits intégrés, et dans un pire cas, résulter en un système défaillant. C’est pour parer à ces problématiques qu’interviennent les études d’intégrité du signal et de la puissance.
Interférences électromagnétiques
Les interférences électromagnétiques ou EMI (Electromagnetic Interference) [56] [57] sont des perturbations indésirables générées par les champs électromagnétiques d’un circuit dit agresseur, et interceptées par un circuit victime voisin. Ces perturbations, communément appelées bruit, sont causées par les variations rapides des courants et des tensions dans les circuits agresseurs, comme les commutations des transistors.
Le phénomène de transmission des perturbations vers les circuits victimes est appelé diaphonie, ou couplage (Crosstalk) [58], et se fait principalement sous trois modes : le couplage par impédance commune, le couplage inductif et le couplage capacitif, qui surviennent par rayonnement des champs électromagnétiques, ou par conduction des signaux dans les conducteurs. Le couplage peut plus ou moins affecter les circuits victimes, selon son mode de propagation, commun ou différentiel [59], et selon les amplitudes relatives des signaux agresseurs et victimes.
Modes de propagation
En mode commun, la circulation du courant dans un conducteur vers le récepteur se fait dans un sens, et son retour vers l’émetteur se fait en sens inverse, en passant par un plan de masse, comme on le voit sur la Figure I.23. La tension de mode commun entre deux conducteurs est obtenue par la moyenne des tensions des conducteurs (I-14).
𝑈𝑐𝑚=𝑈𝑐𝑚1+𝑈𝑐𝑚22 (I-14).
Où :
Ucm : tension du mode commun.
Ucm1 : tension entre le conducteur 1 et la masse.
Ucm2 : tension entre le conducteur 2 et la masse.
Blindage et protection
Afin de limiter les effets parasites des perturbations que rencontrent les signaux sensibles sur les circuits imprimés, il existe des guides de bonnes pratiques CEM (Compatibilité Électro-Magnétique) [63][67] dont les principales directives sont les suivantes :
• L’empilage : le stackup des PCB est un facteur déterminant quant aux performances d’un circuit imprimé. Réalisé de manière appropriée, il est extrêmement efficace pour la réduction des rayonnements des boucles sur le PCB. Effectivement, placer les couches qui contiennent des signaux sensibles entres des plans de masse et d’alimentation permet de limiter le rayonnement des signaux agresseurs placés sur d’autres couches. Multiplier des plans de masse est également un élément important pour la réduction de l’impédance de la masse, et donc la réduction du couplage par impédance commune. Il est donc important de prévoir soigneusement le nombre de couches à utiliser et les emplacements des plans de masse et d’alimentation, qui servent d’écrans de protection aux signaux sensibles.
• Les pistes : l’augmentation de l’espace entre deux pistes réduit la diaphonie capacitive, et la réduction de leur parallélisation réduit la diaphonie inductive. Les plans adjacents aux pistes doivent être uniformes. S’ils ne le sont pas et qu’ils contiennent des fentes, le courant de retour crée une tension aux bornes de chaque fente, susceptible de perturber les signaux dans les pistes voisines.
• Les circuits analogiques et numériques : pour éviter les perturbations entre les signaux numériques et les signaux d’alimentation, les circuits analogiques et les circuits numériques doivent être isolés les uns des autres, et ne pas partager une masse commune dans la mesure du possible. En effet, la mixité des circuits analogiques et numériques peut causer des dysfonctionnements, sous la forme de perturbations électromagnétiques générées par les commutations des circuits numériques sur les signaux analogiques sensibles, et inversement.
• Le découplage : les capacités de découplage sont placées près de la source de tension et de la charge, entre le signal d’alimentation et la masse, et fournissent au courant un chemin à faible impédance à des fréquences spécifiques. Elles servent également à filtrer les signaux parasites, généralement de haute fréquence, vus par les signaux d’alimentations. Comme tout élément non idéal, un condensateur est accompagné de composants parasites ; une résistance série équivalente ESR et une inductance série équivalente ESL. Les effets parasites de ces composants sont réduits par une mise en parallèle des capacités de découplage.
• Traces et anneaux de garde : Une trace de garde est une piste de masse placée en parallèle entre un signal agresseur et un signal victime. Cette configuration réduit la diaphonie entre l’agresseur et la victime en couplant l’agresseur avec la piste de garde. Un anneau de garde est une trace de cuivre entourant une piste sensible. Son principe de fonctionnement est identique à celui de la piste de garde, il intercepte les interférences susceptibles de perturber le signal sensible.
Ces directives sont des solutions générales qui permettent de limiter les différents couplages entre les circuits agresseurs et victimes, et de réduire les perturbations perçues par les signaux sensibles pour assurer la robustesse et le bon fonctionnement des circuits dans les PCBs.
Instabilité des réseaux d’alimentation
La complexité et la densité des circuits imprimés ne touchent pas uniquement l’intégrité des signaux des PCBs, mais également l’intégrité de leur réseau d’alimentation, qui subissent notamment des chutes ohmiques ou des perturbations causées par le fonctionnement des alimentations.
Réseaux de distribution des puissances
Un réseau de distribution de puissance (ou PDN, Power Distribution Network) [68][70] est constitué de trois éléments principaux : la source d’alimentation, le(s) plan(s) conducteur(s) de la puissance et de la masse, et la charge qui la consomme (Figure I.30).
La source d’alimentation est le régulateur, il fournit les tensions et courants requis par la charge, qui est le circuit à alimenter. La puissance générée par la source d’alimentation est acheminée vers la charge via un plan conducteur d’alimentation, peuplé de capacités de découplage placées au niveau de la source de tension et de la charge. Comme dit précédemment, le rôle de ces capacités est de filtrer des bruits de différentes fréquences sur les signaux d’alimentation, provoqués par les commutations de l’alimentation même, par les appels de courant de la charge, ou par couplage avec des circuits perturbateurs. Le retour de courant se fait généralement par un ou plusieurs plans de masse, devant être placés au plus près du plan d’alimentation, afin de réduire la boucle de courant.
Bruit de commutations simultanées
La multiplication des entrées et sorties dans les circuits intégrés, ainsi que l’augmentation des puissances des alimentations à découpage résultent en un grand nombre de circuits commutant à différentes fréquences dans un même PCB, avec des variations de niveaux de tensions et de courants qui peuvent parfois être conséquents.
Les commutations dans un circuit impliquent des appels de courants sur ses rails d’alimentation et de masse. Lorsque les oscillations des courants appelés rencontrent les impédances parasites des interconnexions du circuit, cela crée des variations de tension dans les rails d’alimentation et de masse (ground bounce) [72]. Ces variations de tension, exprimées par l’équation (I-24), entrainent des perturbations sur les signaux du circuit, appelés bruit de commutations simultanées, ou SSN (Simultaneous Switching Noise) [73]. Plus les appels de courants sont forts, et plus les fronts des commutations sont rapides, plus le bruit de commutations simultanées est important.
L’effet de ces bruits de commutations est très souvent présent sur les tensions d’entrée et de sortie des alimentations. Ils sont généralement réduits par des circuits de découplage placés en entrée et en sortie des alimentations.
𝑉𝑏𝑜𝑢𝑛𝑐𝑒=𝐿𝑖𝑛𝑡𝑒𝑟𝑐𝑜𝑛𝑛𝑒𝑐𝑡×𝑑𝑖𝑑𝑡 (I-24).
Avec :
Vbounce : tension de ground bounce.
Linterconnect : inductance d ’interconnexion.
𝑑𝑖𝑑𝑡 : variation du courant dans le temps.
La Figure I.33 illustre le cas d’un abaisseur de tension Buck classique, avec une inductance parasite de l’interconnexion entre le transistor du bas et la masse. On peut observer sur la courbe correspondant à la masse vue par le transistor du bas le ground bounce qui s’y produit, dû au passage du courant dans l’inductance parasite d’interconnexion.
Conception assistée par ordinateur
La conception des cartes électroniques complexes exige l’utilisation des outils de CAO ou EDA (Electronic Design Automation) [74] [75]. Elle démarre par la création du schéma de la carte, avant d’étudier les besoins en puissance des composants afin de déterminer un empilage convenable et des systèmes d’alimentation capables de fournir ces niveaux de puissance. Les composants sont ensuite placés, et les pistes routées. Les outils de CAO possèdent des fonctionnalités spécifiques à la réalisation de chacune de ces étapes, et offrent la possibilité de fixer des règles et des contraintes à respecter pour les placements des composants et le routage, comme les distances minimales entre deux pistes, ou les dimensions des vias.
Ces outils disposent également de simulateurs permettant d’éprouver les circuits par des analyses d’intégrité du signal, d’intégrité de la puissance, ainsi que des analyses thermiques.
La simulation des dispositifs avant de les envoyer en production permet de vérifier leur conformité, et de les améliorer ou corriger si besoin [76][78]. La phase de simulations et modifications se fait en plusieurs itérations avant de valider la conception, ce qui économise les itérations des prototypes, et réduit le coût de fabrication, ainsi que le délai de commercialisation (Time to Market).
Types de simulateurs
Il existe plusieurs outils de CAO qui réalisent le prototypage virtuel, en utilisant différents simulateurs pour modéliser les PCBs et le comportement des signaux. La précision des résultats obtenus avec ces outils dépend du mode de modélisation de leurs simulateurs.
Simulateurs SPICE
Les simulations SPICE (Simulation Program with Integrated Circuit Emphasis) se font au niveau composant du circuit. Elles se basent sur les caractéristiques des composants en les utilisant dans des équations paramétrées. Les résultats sont fournis en statique, transitoire ou en fréquentiel. Les interconnexions des circuits sont ramenées à leurs équivalents en éléments linéiques RLCG, ce qui permet de simuler les pistes des PCBs, et les entrées et sorties des composants. Parmi les simulateurs de type SPICE les plus courants, on retrouve PSpice™ de OrCad Cadence® [79], HSpice™ de Synopsis®[80], LTspice™ de Analog Devices®[81], ou Tina-TI™ de Texas Instruments®[82].
Simulateurs de modèles électromagnétiques
Ces outils d’analyses d’intégrité du signal et d’intégrité de la puissance sont aussi fournis avec les logiciels de CAO, et font office d’extracteurs et de simulateurs de modèles. Ainsi, les tracés des cartes électroniques sont considérés globalement dans leurs milieux en respectant les géométries et les placements des composants. Ils prennent en compte les paramètres qui composent l’empilage de la carte et les interconnexions qu’elle contient pour établir les différentes formes de couplages qui surviennent entre les composants.
Les extracteurs se divisent en trois catégories :
• Les extracteurs 2D : les extractions sont faites en deux dimensions et à fréquences de l’ordre de la centaine de MHz, avec de courts temps de simulations. Maxwell 2D™ [83] est l’un des logiciels les plus employés.
• Les extracteurs 2D+ ou 2.5D : en plus des extracteurs 2D, les extracteurs 2D+ fournissent des résultats plus précis, en prenant en compte les plans des PCBs, et en allant à des fré-quences de l’ordre du GHz. Cependant, ils analysent les pistes par tronçons et ne permet-tent pas de considérer de façon réaliste certains aspect des cartes, comme la distribution du courant dans les vias par exemple. Leur temps de simulation est plus important que les extracteurs 2D. ADS SI/PI pro™ de Keysight Technologies Inc.® [84], ou SIwave™ de Ansys® [85] sont des exemples de simulateurs 2.5D.
• Les extracteurs 3D : ils tiennent compte de tout le physique de la carte (plans, lignes, boi-tiers, vias, matériaux). HFSS™ de Ansys® [86], CST Studio Suite™ de Dassault Systèmes® [87], ou Hyperlynx™ de Siemens® [88] sont des références en extraction 3D. Certains extracteurs 3D disposent de la fonctionnalité FEM (Finite Elements Method) ou méthode des éléments finis [89]. Ces extracteurs sont les plus appropriés pour une modélisation approfondie et précise : ils analysent non seulement les éléments physiques du PCB, mais modélisent éga-lement le courant dans les vias, puisqu’ils considèrent les propagations des ondes électro-magnétiques dans les trois axes X, Y et Z.
Pour les analyses de couplage entre les différents conducteurs du PCB (lignes, plans, vias), les outils d’extraction 2.5D et 3D sont satisfaisants, selon la densité du PCB étudié. Les extracteurs FEM 3D par exemple sont idéaux pour analyser de petites zones du PCB, mais seraient trop conséquents pour ana-lyser la diaphonie dans un PCB ultra-dense, puisqu’ils sont gourmands en ressources mémoires et né-cessitent des temps de simulations très longs. Les simulateurs 2.5D sont en revanche plus adaptés pour analyser des PCBs plus volumineux (en surface et en densité), leur mode de modélisation est plus simple, mais ils sont moins précis que les outils FEM 3D [90].
Problématique de la thèse
La densité des cartes conçues par Atos pour les applications HPC entraine un rapprochement inévitable entre des signaux sensibles, et des alimentations à découpage, ce qui engendre des phénomènes de couplage qui peuvent parfois être nuisibles au bon fonctionnement des systèmes électroniques constituant ces cartes.
Les interférences électromagnétiques émises par une alimentation dépendent de sa qualité et de son fonctionnement. Une alimentation est plus ou moins bruyante selon ses caractéristiques, la puissance qu’elle fournit, son circuit de filtrage et de découplage [91] [92]. Toutefois, la diaphonie perçue par les liens sensibles [93][96] est également causée par le placement et le routage de l’alimentation : localement, il existe des noeuds bruyants [97], et des retours de courants [98] dans les plans de masse qui forment des sources supplémentaires de perturbations pour les signaux sensibles. De tous ces éléments parasites émane la nécessité de protéger les signaux sensibles, afin de maintenir l’intégrité des informations qu’ils transmettent. Un prototypage virtuel [99] [100] s’avère nécessaire afin de repérer ces perturbations par simulation, et de vérifier l’efficacité des corrections nécessaires à apporter au design pour les réduire.
Les outils actuels d’analyses d’intégrité du signal et d’intégrité de la puissance traitent les tracés des cartes électroniques globalement dans leurs milieux, en respectant les géométries et les placements des composants. Ils prennent en compte les paramètres qui composent l’empilage de la carte et les interconnexions qu’elle contient pour établir les différentes formes de couplages qui surviennent entre elles. Cependant, ces outils n’intègrent pas le fonctionnement des alimentations dans leurs analyses, leur application pour la modélisation de couplages se trouve alors limitée aux conducteurs uniquement. En effet, les études d’intégrité du signal et de la puissance récentes, qui utilisent les outils de CAO pour analyser le couplage entre alimentations et conducteurs, ne font pas de modélisations complètes des systèmes qu’elles étudient. Dans ces travaux, il s’agit souvent d’étudier le couplage entre plans d’alimentations, mais sans modéliser leurs VRMs [101], ou de déboguer un problème de couplage en traitant les conducteurs et l’alimentation séparément [102]. Les simulateurs ne disposant pas d’application dédiée pour la modélisation de l’impact du fonctionnement d’une alimentation sur son environnement, le but de cette thèse est de contribuer à combler ce manque. Les travaux présentés dans ce manuscrit visent à mettre en place une méthode de simulation qui permet de simuler le couplage entre une alimentation et des signaux sensibles voisins. Cette méthode se doit de modéliser fidèlement le physique des cartes à haute densité d’interconnexions, ainsi que les alimentations étudiées, tout en contournant les contraintes de ressources mémoires et de temps de simulations importants engendrés par la densité des cartes.
Présentation de la méthode de test
Afin de retrouver par simulation les perturbations observées sur le signal CLK_EN, on cherche à modéliser le système [alimentation + signal CLK_EN], où l’alimentation représente l’agresseur, et le signal CLK_EN la victime. Cette modélisation doit prendre en compte la composition de la carte (couches de cuivre, vias), ainsi que les propriétés de l’alimentation.
Modélisation du cas d’étude
La modélisation du cas d’étude se divise en deux parties : la modélisation du PCB de la carte étudiée, et la modélisation du fonctionnement du système d’alimentation agresseur.
La modélisation du PCB a pour but de représenter le comportement des signaux et des plans d’alimentation dans leurs milieux (dimensions, matériaux, etc.). Elle se fait par extraction du layout de la carte à l’aide de l’outil ADS SI/PI pro™ de Keysight Technlogies Inc.® [84], sous la forme d’un ensemble de paramètres-S. Cette étape peut nécessiter beaucoup de temps CPU et de ressources mémoires, en fonction de la complexité de la zone à extraire.
En électronique, les paramètres-S ou paramètres de dispersion (Scattering parameters) [104], sont les éléments d’une matrice, permettant de caractériser le comportement électrique des circuits (considérés comme des multipôles) dans le domaine fréquentiel.
Sur la Figure II.10, on considère un circuit composé d’une ligne de transmission, d’une source de tension et d’une charge. Les ports P1 et P2 correspondent respectivement au port de transmission du signal (source de tension), et au port de sa réception (charge).
Mise en place du banc de test
Le banc de test de notre cas d’étude (Figure II.14) est constitué d’une carte mère CSL (Compute SkyLake) de la gamme BullSequana XH2000, pouvant recueillir deux processeurs Skylake™ de Intel®, et 16 barrettes mémoires DDR4. Elle est alimentée par un bloc d’alimentation, qui fournit une tension continue de 54V à partir de la tension du secteur. Un convertisseur DC/DC au format ¼ de brique convertit cette tension de 54V vers une tension de 12V, qui est ensuite distribuée sur toute la carte CSL, et dont une partie est récupérée par la carte mezzanine CZBS via le connecteur PCI-e gen3, sur lequel elle est montée. Pour les besoins de notre étude, un seul CPU est requis. L’activation de la carte mère se fait par le BMC (Baseboard Management Controller), qui sert à contrôler la carte et monitorer ses caractéristiques, comme les tensions ou la température [108]. Pour les mesures, un oscilloscope Tektronix TDS5104B est utilisé [109]. Il possède une bande passante de 1GHz et une capacité d’échantillonnage de 5GS/s. Il dispose de 4 voies, auxquelles sont connectées des sondes de deux types différents :
• Des sondes différentielles Tektronix P6247, ayant une bande passante de 1GHz et une tension mesurable maximale de 10V [110]. Elles sont utilisées pour mesurer les signaux dont le potentiel est inférieur à 10V, comme le signal CLK_EN (tension nominale de 3.3V), la tension de commande du transistor du bas (4.7V) ou la tension d’alimentation de l’ASIC (0.9V).
• Des sondes différentielles Tektronix P6251, ayant une bande passante de 1GHz et une tension mesurable maximale de 50V [111]. Elles sont utilisées pour mesurer les signaux dont le potentiel dépasse 10V, comme la tension d’entrée de l’alimentation (12V), le signal de commande du transistor du haut (17V) ou le signal Switch (12V).
Toutes les mesures sont faites en mode différentiel, en s’aidant de points de mesure, composés chacun de deux fils de cuivre blindés, l’un connecté au potentiel qu’on désire mesurer, et l’autre à la masse la plus proche.
Il est à noter que les parasites intrinsèques (baseline noise floor) [112] des appareils de mesure (oscilloscope et sondes) aperçus sur toutes les courbes présentées dans ce manuscrit dépendent principalement de la bande passante et de la fréquence d’échantillonnage appliquées lors de la prise de mesures. Toutes les mesures sont prises avec une bande passante de 1GHz, (la bande passante maximale des outils de mesures) et tous les signaux sont échantillonnés à 2.5 GS/s (Giga échantillons par seconde). Il est possible de réduire l’amplitude du bruit intrinsèque en diminuant la bande passante, mais cela réduirait également l’amplitude des perturbations dues aux commutations de l’alimentation P0V9, qu’on cherche à observer.
On maintient donc une bande passante de 1GHz qui permet de prendre en compte le maximum d’informations des signaux mesurés. La fréquence d’échantillonnage fixée à 2.5GS/s apporte une bonne précision aux mesures.
Pour des raisons d’accessibilité aux points de mesures, la carte est mesurée hors de sa mécanique et de son système de refroidissement par plaque froide. Pour compenser cette absence de régulation thermique, le refroidissement du banc de test se fait par des ventilateurs, placés près du processeur et de la carte mezzanine.
Dans le cadre de cette étude, tous les signaux relevés par mesure sont visualisés sur une interface d’affichage de données de l’outil ADS SI/PI pro™, afin de faciliter leur exploitation, et leur comparaison aux signaux simulés à venir.
Modélisation du cas d’étude
La modélisation du cas d’étude doit prendre en compte tous les éléments impliqués dans le couplage qui se produit entre l’agresseur et la victime. Pour l’agresseur, cela comprend tous les composants qui constituent le système d’alimentation ; de la tension d’entrée jusqu’à la charge, en incluant les transistors, l’inductance, les capacités de découplage, ainsi que tous les plans et lignes qui interviennent dans le fonctionnement de l’alimentation. Quant à la victime, sa modélisation comprend le modèle IBIS du signal CLK_EN étudié, et son routage sur le PCB.
La modélisation du PCB se fait par le biais d’une analyse SI sur l’outil ADS SI/PI pro™ de Keysight Technologies Inc.®. Le comportement de l’alimentation est simulé via une analyse temporelle au niveau schématique avec l’outil Tina-TI™ de Texas Instruments®.
Modélisation du PCB
PathWave Advanced Design System™ (ADS) est un outil de conception et d’analyse de designs, offrant un assortiment de simulateurs aux capacités diverses, allant de la simulation schématique à la simulation de champs électromagnétiques, en couvrant les domaines à la fois temporel et fréquentiel.
Dans la section SI/PI pro de ADS [113], la partie SI pro se concentre sur l’analyse de l’intégrité des signaux dans leurs milieux de propagation, en capturant les effets électromagnétiques qui s’y manifestent, tels que les pertes, la réflexion, ainsi que les différents types de couplage : ligne à ligne, via à via, plan à plan, ou ligne à plan.
La partie PI pro (Power Integrity) est, elle, réservée au traitement de l’intégrité de la puissance, comme des analyses de chutes ohmiques dans le PCB (IR-drop) ou d’impédance du PDN. Pour les besoins de cette thèse, c’est la partie SI pro qui est principalement utilisée.
L’analyse SI sur ADS pro produit des résultats sous la forme de paramètres-S. La configuration de notre analyse s’organise en 4 parties : la sélection des nets qu’on désire analyser, la définition des ports des paramètres-S, la modélisation des composants discrets connectés aux nets, et le réglage des options de simulation.
Sont définies comme ports du bloc paramètres-S les entrées et sorties du système étudié, ainsi que les broches des composants non discrets du circuit. Pour l’agresseur (le système d’alimentation fournissant la tension de coeur de l’ASIC), les ports considérés pour l’extraction sont la source de la tension 12V, le drain et la source du transistor du haut, le drain du transistor du bas, et l’ASIC. Les ports de la ligne victime sont pris sur les pins des composants reliés par ce net : le CPLD et l’oscillateur.
Hypothèses et simulations
Dans le but de déterminer le mode de couplage et de l’introduire dans le processus de simulation, on concentre la suite de l’étude sur la formulation et l’expérimentation de deux hypothèses principales : la première s’oriente vers les éventuelles limitations de l’outil d’extraction, et la seconde considère d’autres moyens de couplage, qui n’auraient pas été pris en compte dans le processus de simulation initial. Mesures (mVpp) Simulations (mVpp) Taux d’erreur (%) Vbruit CLK_EN 153 0.706 99.
Hypothèse 1 : Modélisation incomplète des plans de masse
Les premiers résultats obtenus (Figure III.6) montrent que le couplage qu’on cherche à identifier n’est pas causé par la proximité entre la ligne victime et le noeud Switch (Figure II.7). Pour une vérification supplémentaire, on a effectué quelques essais, consistant à déplacer la ligne victime, en la rapprochant et en l’éloignant des noeuds bruyants. Les résultats de ces essais n’ont montré aucun changement majeur quant à l’amplitude des parasites observés par simulation. Cela conforte l’idée que la position du signal victime sur la couche L1 par rapport au noeud Switch n’a pas d’impact sur le couplage qu’on cherche à identifier.
On rappelle que le système d’alimentation P0V9, placé sur la couche Top, et le signal CLK_EN, tracé sur la couche L1, sont séparés par un plan de masse. Comme les parasites sur le signal victime simulé sont à peine visibles, cela laisserait supposer que le système simulé est idéal, et qu’il n’y a pratiquement pas de couplage entre l’alimentation et la ligne victime. On suppose que cela est dû aux plans de masse, qui seraient considérés idéaux dans la modélisation par l’extracteur 2.5D, ce qui fausserait le comportement du courant circulant dans les plans de masse, et empêcherait le couplage entre l’alimentation et le signal victime.
On émet alors l’hypothèse d’un couplage entre l’alimentation P0V9 sur la couche Top et la ligne CLK_EN sur la couche L1, à travers le plan GND les séparant. Ce couplage ne serait pas pris en compte par l’outil de simulation, puisqu’il considèrerait les plans de masse comme étant idéaux. Afin de valider cette hypothèse, on introduit une ouverture dans ce plan GND, supprimant ainsi le blindage entre l’alimentation P0V9 et la ligne victime, comme on le voit sur la Figure III.7.
|
Table des matières
Chapitre 1 : Contexte et problématique
I.1. Introduction du chapitre
I.2. R&D chez Atos
I.2.1. Serveurs de Calcul
I.3. Systèmes embarqués
I.3.1. Composition d’une carte électronique
I.3.2. Complexité des cartes électroniques
I.4. Intégrité du signal et de la puissance
I.2.1. Introduction
I.2.2. Lignes de transmission
I.2.3. Réflexion
I.2.4. Interférences électromagnétiques
I.2.5. Instabilité des réseaux d’alimentation
I.5. Outils de CAO et prototypage virtuel
I.5.1. Conception assistée par ordinateur
I.5.2. Types de simulateurs
I.6. Problématique de la thèse
I.7. Conclusion du chapitre
I.8. Références
Chapitre 2 : Cas d’étude et méthode de test
II.1. Introduction du chapitre
II.2. Présentation du cas d’étude
II.2.1. Carte CZBS
II.2.2. Cas de couplage
II.3. Présentation de la méthode de test
II.3.1. Modélisation du cas d’étude
II.3.2. Mise en place du banc de test
II.4. Conclusion du chapitre
II.5. Références
Chapitre 3: Etablissement de la méthode de test
III.1. Introduction du chapitre
III.2. Modélisation du cas d’étude
IV.2.1. Modélisation du PCB
IV.2.2. Modélisation de l’alimentation
IV.2.3. Circuit équivalent et simulation temporelle
IV.2.4. Premiers résultats et interprétations
III.3. Hypothèses et simulations
III.3.1. Hypothèse 1 : Modélisation incomplète des plans de masse
III.3.2. Hypothèse 2 : Autre moyen de couplage
III.4. Conclusion du chapitre
III.5. Références
Chapitre 4 : Usage et utilité de la méthode de modélisation
IV.1. Introduction du chapitre
IV.2. Correction selon le mode de couplage
IV.2.1. Blindage entre les plans P12V et P3V3
IV.2.2. Plan P12V local à l’alimentation
IV.3. Application sur un cas réel
IV.3.1. Présentation du cas réel
IV.3.2. Simulations et résultats
IV.3.3. Solutions supplémentaires
IV.4. Conclusion du chapitre
IV.5. Références
Conclusion Générale
Télécharger le rapport complet
