CARACTÉRISATION DES BUS DE COMMUNICATION

CARACTÉRISATION DES BUS DE COMMUNICATION

Originalité et contributions

Une recherche exhaustive a permis de caractériser le protocole PCI Express dans un contexte de certification avionique. Au meilleur de notre connaissance, aucune recherche en ce sens n’a été effectuée antérieurement. Il s’agit donc d’une contribution importante pour le domaine aérospatial. À l’heure actuelle, ce protocole n’est pas utilisé dans les systèmes avioniques. Donc, dans un premier temps, il a fallu étudier les systèmes en place afin de les caractériser. En étudiant les bus de données avioniques et plus particulièrement l’AFDX, les éléments critiques ont été identifiés. Ainsi, le déterminisme et la fiabilité représentent les éléments fondamentaux de tous bus de données avioniques. Le déterminisme procure une garantie qu’un message envoyé sera reçu dans une limite temporelle prévisible. La fiabilité, quant à elle, est de deux types. Au niveau système, la fiabilité représente la capacité d’un réseau à résister aux défaillances. Au niveau message, la fiabilité procure plutôt une garantie que l’information sera livrée sans erreur (Federal Aviation Administration, 2005a).

L’étude du protocole PCI Express a été réalisée en considérant ces critères fondamentaux qui sont le déterminisme et la fiabilité. Les spécifications, relativement complexes, contiennent beaucoup d’informations dont les thèmes principaux sont l’architecture système, le modèle en couches et la gestion de l’énergie. Parmi ces informations, plusieurs sont de moindre importance pour la recherche qui nous concerne. Ainsi, l’avantage de cette recherche est d’avoir pu identifier seulement les éléments pertinents en lien avec les exigences prescrites par les autorités de certification avionique. Mentionnons que cette recherche a été effectuée en considérant la version 2.0 des spécifications. Lorsque cette recherche a été effectuée, les spécifications de la troisième génération n’étaient pas encore disponibles. Cependant, des vérifications ultérieures ont permis de constater que les sujets abordés ici sont encore valables dans les spécifications de la troisième génération.

La seconde contribution a été le développement d’une architecture de tests, dont le principal objectif était de pouvoir valider de façon expérimentale les concepts théoriques. Il s’agit d’une architecture polyvalente conçue sur un réseau prédiffusé programmable (FPGA). Un circuit FPGA offre plusieurs avantages. En effet, la flexibilité et la modularité que procure cette technologie permettent un développement rapide et adapté à des besoins spécifiques. De plus, le FPGA choisi contient un module PCI Express intégré paramétrable selon les tests désirés. Enfin, grâce à sa grande flexibilité, cette architecture pourra servir ultérieurement dans d’autres travaux de recherche. Finalement, mentionnons que cette recherche a permis de démontrer que le protocole PCI Express possède les caractéristiques essentielles exigées par les autorités de certification avionique. En effet, ce protocole possède plusieurs mécanismes de fiabilité en plus de fournir une configuration déterministe.

Topologie

On distingue deux grands types de topologie PCI Express. Il s’agit des topologies à Root Complex unique et à Root Complex multiple. La grande majorité des systèmes PCI Express contient un Root Complex, des composants Endpoint et des commutateurs. Dans certains systèmes on retrouve aussi un pont PCI Express / PCI pour relier les composants PCI et PCI-X. Ces systèmes sont dits à Root Complex unique. La technologie PCI Express n’autorise qu’un seul Root Complex dans son architecture. En effet, à la mise sous tension ou après une remise à zéro du système, le Root Complex procède à l’énumération du système en entier. Si plus d’un Root Complex est présent, il y aura des conflits et le système sera non fonctionnel (Budruk, Anderson et Shanley, 2004). Il existe cependant un mécanisme qui permet à plusieurs Root Complex de coexister au sein d’un même système. Il s’agit du pont non transparent (NTB : Non-Transparent Bridge). Grâce à ce type de pont, les systèmes à Root Complex multiple sont permis. Le pont non transparent procure une isolation logique entre deux domaines distincts (Gudmundson, 2004). Chacun de ces domaines contient un processeur et son Root Complex. De plus, les composants appartenant à un domaine n’ont aucune visibilité sur l’autre côté du pont. En effet, les ports du pont non transparent sont de type 0, c’est-à-dire de type Endpoint (voir section 2.3.3). Pendant l’énumération, si le Root Complex découvre un pont non transparent, ce dernier est identifié comme étant un Endpoint. Ainsi, ce qui se trouve de l’autre côté du pont n’est pas connu de ce Root Complex. La Figure 2.4 illustre un pont non transparent séparant deux domaines.

Canaux virtuels et catégories de trafic

La qualité de service (QoS) permet une différenciation des services offerts aux applications. Rappelons que la qualité de service est un élément essentiel pour un bus de données avionique. Dans un réseau de communication, les différentes applications n’ont pas toutes les mêmes besoins en termes de performance. Pour répondre aux besoins des applications, le protocole PCI Express fournit un mécanisme de canaux virtuels associé à des catégories de trafic. Les catégories de trafic (TCs : Traffic Classes) permettent une différenciation des services. Ainsi, il est possible de prioriser certains flux de données par rapport à d’autres. Prenons, par exemple, deux types de transfert : des données provenant d’Internet et des données provenant d’une caméra vidéo. Pour préserver l’aspect temps réel de la vidéo, les données provenant de la caméra doivent être priorisées par rapport aux données de l’Internet. Les catégories de trafic procurent ainsi une qualité de service en fonction des besoins des applications. Tout lien doit avoir au moins une catégorie de trafic (TC0). Cependant, un lien peut posséder jusqu’à huit catégories de trafic (TC0 à TC7).

Les canaux virtuels (VCs : Virtual Channels) représentent des chemins indépendants au sein d’un même lien. Ceux-ci fournissent une indépendance au niveau des ressources telles les files d’attente, les tampons et le contrôle de flux. Tout lien doit posséder au moins un canal virtuel (VC0). Cependant, il est possible pour un lien de posséder jusqu’à huit canaux virtuels (VC0 à VC7). Lorsque plusieurs canaux virtuels empruntent le même lien, ceux-ci sont multiplexés. Il faut préciser qu’il n’y a aucune relation entre le nombre de canaux virtuels et le nombre de voies d’un lien. Par exemple, un lien à une voie pourrait posséder quatre canaux virtuels alors qu’un lien à quatre voies pourrait posséder un seul canal virtuel.

Synthèse Ce chapitre a permis d’identifier tous les mécanismes de fiabilité présents au sein du protocole PCI Express. Voici un bref résumé de ces mécanismes. Le contrôle de flux par des crédits donne une assurance que les données envoyées seront reçues par le récepteur. Ce mécanisme est très intéressant, car il permet d’éviter les problèmes de débordement des tampons de réception. Le contrôle de redondance cyclique (ECRC et LCRC) est un mécanisme efficace pour contrôler l’intégrité des données. D’ailleurs, plusieurs protocoles de communication utilisent le CRC pour détecter les erreurs. Bien que le ECRC soit optionnel, son utilisation est recommandée pour une fiabilité accrue. Le numéro de séquence ajoute une protection contre la perte de paquets. Puisque tous les paquets possèdent un numéro, le récepteur pourra identifier facilement la perte d’un paquet durant un transfert de données. L’encodage 8b/10b offre aussi une protection supplémentaire, car il permet de détecter des erreurs. Lors du décodage, le récepteur peut identifier une altération au niveau des paquets. Tous ces mécanismes font du PCI Express un protocole fiable. Les systèmes à sécurité critique, tels les systèmes embarqués avioniques, peuvent tirer avantages de cette grande fiabilité. De plus, le support pour le branchement à chaud représente un avantage certain pour le domaine avionique. Côté fiabilité, ce protocole représente un choix intéressant pour l’industrie aérospatiale.

Le rapport de stage ou le pfe est un document d’analyse, de synthèse et d’évaluation de votre apprentissage, c’est pour cela rapport gratuit propose le téléchargement des modèles gratuits de projet de fin d’étude, rapport de stage, mémoire, pfe, thèse, pour connaître la méthodologie à avoir et savoir comment construire les parties d’un projet de fin d’étude.

Table des matières

CHAPITRE 1 INTRODUCTION
1.1 Problématique
1.2 Objectifs
1.3 Originalité et contributions
1.4 Organisation du mémoire
CHAPITRE 2 REVUE DE LA LITTÉRATURE
2.1 Survol
2.2 Architecture PCI Express
2.2.1 Historique
2.2.2 Composants
2.2.3 Lien PCI Express
2.2.4 Topologie
2.2.5 Configuration
2.2.6 Connexions physiques
2.3 Le protocole PCI Express
2.3.1 Modèle en couches
2.3.2 Catégories de transaction
2.3.3 Registres de configuration
2.3.4 Canaux virtuels et catégories de trafic
2.3.5 Méthodes de routage
2.3.6 Bande passante
2.4 Systèmes avioniques
2.4.1 Architecture des systèmes avioniques
2.4.2 Certification des systèmes avioniques
2.5 Étude du réseau AFDX
2.5.1 Historique
2.5.2 Modification du réseau Ethernet
2.5.3 Éléments de déterminisme et de fiabilité
2.5.4 Certification de l’AFDX
CHAPITRE 3 CARACTÉRISATION DES BUS DE COMMUNICATION
3.1 Survol
3.2 Métriques
3.2.1 Utilisation
3.2.2 Efficacité
3.2.3 Débit
3.2.4 Latence
3.2.5 Gigue
3.3 Bus de données avioniques
3.3.1 Besoins des bus de données avioniques
3.3.2 Sécurité des bus de données avioniques
3.3.3 Exigences des bus de données avionique
CHAPITRE 4 FIABILITÉ DU PROTOCOLE PCI EXPRESS
4.1 Survol
4.2 Mécanismes de fiabilité
4.2.1 Contrôle de flux
4.2.2 CRC de bout en bout (ECRC)
4.2.3 CRC de liaison (LCRC)
4.2.4 Numéro de séquence
4.2.5 Encodage 8b/10b
4.3 Gestion des erreurs
4.4 Classification des erreurs
4.4.1 Erreur corrigible
4.4.2 Erreur incorrigible non fatale
4.4.3 Erreur incorrigible fatale
4.5 Signalement des erreurs
4.6 Enregistrement des erreurs
4.7 Interruption
4.8 Support pour le branchement à chaud (hot-plug)
4.9 Synthèse
CHAPITRE 5 DETERMINISME DU PROTOCOLE PCI EXPRESS
5.1 Survol
5.2 Éléments affectant la performance
5.2.1 Largeur du lien
5.2.2 Surdébit
5.2.3 Taille maximale de la charge utile
5.2.4 Taille maximale d’une requête de lecture
5.2.5 Disponibilité des crédits du contrôle de flux
5.2.6 Taille du tampon de retransmission
5.2.7 Nombre d’étiquettes
5.3 Mode isochrone
5.3.1 Transactions isochrones
5.3.2 Contrat isochrone
5.3.3 Paramètres isochrones
5.4 Synthèse
CHAPITRE 6 PLATEFORME D’EXPÉRIMENTATION
6.1 Survol
6.2 Méthodologie
6.2.1 Méthode expérimentale
6.2.2 Matériel utilisé
6.2.3 Logiciels utilisés
6.2.4 Architecture de tests
6.2.5 Scénarios de tests
6.3 Environnement de simulation
6.3.1 Résultats de simulation
6.3.2 Chronogrammes de simulation
6.4 Environnement expérimental
6.4.1 Résultats expérimentaux
6.4.2 Chronogrammes expérimentaux
6.4.3 Signaux de tests
CHAPITRE 7 PRÉSENTATION ET INTERPRÉTATION DES RÉSULTATS
7.1 Survol
7.2 Résultats de simulation
7.2.1 Surdébit (Overhead
7.2.2 Taille maximale de la charge utile (MPS : Maximum PayloadSize)
7.2.3 Disponibilité des crédits du contrôle de flux
7.2.4 Taille du tampon de retransmission
7.2.5 Nombre d’étiquettes (TAG)
7.3 Résultats expérimentaux sur plateforme matérielle
7.3.1 Largeur du lien
7.3.2 Taille maximale d’une requête de lecture
7.3.3 Insertion d’erreurs
7.4 Présentation du programme
7.4.1 Démonstration
CONCLUSION
RECOMMANDATIONS
BIBLIOGRAPHIE

Rapport PFE, mémoire et thèse PDFTélécharger le rapport complet

Télécharger aussi :

Laisser un commentaire

Votre adresse e-mail ne sera pas publiée. Les champs obligatoires sont indiqués avec *