Soutenance mémoire
L’évolution des contraintes industrielles et plus particulièrement dans le domaine de la défense entraîne une rupture dans la conception des cartes électroniques. Aujourd’hui, les produits doivent présenter un panel de fonctions numériques et analogiques de plus en plus vaste. Il est nécessaire que l’ensemble de ces fonctions soit intégré sur des supports de plus en plus petits et qu’elles présentent des débits toujours plus importants. La miniaturisation croissante des circuits intégrés et l’augmentation des vitesses d’horloge permettent aujourd’hui de répondre à ces contraintes et de créer des cartes plus denses tout en améliorant leurs performances. Cependant, ces évolutions technologiques entraînent également une dégradation de la qualité des signaux et une augmentation des perturbations électromagnétiques au sein des cartes, ce qui oblige les concepteurs à revoir leurs méthodologies, processus et règles de conception dans le but d’assurer la maîtrise de l’intégrité des signaux et de minimiser les interférences.
Depuis la création du premier circuit intégré en 1958 par Texas Instrument et la première formulation de la loi de Moore énoncée en 1965 par Gordon Moore, l’électronique numérique connaît une évolution exponentielle. En 40 ans la gravure d’un transistor est passée de 10µm à 45nm, ce qui entraîne une intégration croissante du nombre de transistors au sein des circuits intégrés proche de ce qu’avait prévu Gordon Moore. Aujourd’hui, ce nombre s’élève à plus d’un milliard [INTEL].
BESOINS ET CONTRAINTES INDUSTRIELLES
L’évolution technologique et la multiplication des contraintes sur les cartes conçues dans l’industrie, et plus particulièrement dans l’industrie de défense, entraînent une multiplication des phénomènes d’intégrité de signal au sein des circuits imprimés. L’analyse et la simulation de ces phénomènes sont donc devenues incontournables. Pour rester compétitif en termes de coûts et de délais, l’objectif est de réaliser une carte numérique rapide à haute densité d’interconnexion qui fonctionne au premier essai, c’est-à-dire sans mettre en œuvre au préalable de prototype intermédiaire. La détection et la résolution d’un problème de conception est souvent possible, alors que la détection d’un défaut d’intégrité de signal a posteriori est beaucoup moins aisé. De plus, la résolution de ce type de problème peut devenir quasiment impossible. Par exemple, un problème de diaphonie sur une couche interne de l’empilage peut être fatal au fonctionnement de l’ensemble de la carte. La réalisation d’un nouveau circuit est incontournable et engendre donc des dépassements de budgets et des retards importants, qui sont inacceptables dans un contexte industriel.
Description d’une carte électronique
Une carte électronique est composée de deux éléments : les composants et le circuit imprimé. En termes de composants (figure 3), on trouve les passifs (condensateurs, résistances et inductances) qui sont principalement utilisés pour la mise en œuvre des circuits d’alimentation, pour les configurations des composants (analogiques et numériques) et pour l’adaptation des signaux. Ils sont de plus en plus nombreux et représentent en moyenne un encombrement de 26 % de la surface de la carte. Ensuite, il y a les composants analogiques pour l’implantation des réseaux d’alimentation et pour les fonctions d’émission radio. Les circuits intégrés numériques sont également nécessaires pour les parties de traitement et calcul numérique. Ces deux familles présentent un taux d’occupation des cartes de 49 %. Enfin, on trouve sur les cartes des connecteurs et des composants divers (transistor / diode / …) qui représentent un encombrement de 25 %.
Un circuit imprimé est un empilement de couches de cuivre et d’isolants destiné à recevoir les composants d’un système et à assurer leur interconnexion de façon à réaliser la fonction initialement définie par le schéma électrique. Il est composé d’une ou de plusieurs couches de cuivre selon les applications. Les couches de cuivre (conducteur) se présentent sous forme de pistes, de pads et de vias et sont destinées à véhiculer les différents signaux numériques et analogiques et à accueillir les nombreuses références de tension permettant d’alimenter les différents composants. Il est important de distinguer les couches de signaux et les couches d’alimentation.
Ces couches de cuivre sont séparées par des couches de matériaux diélectriques. Ces matériaux utilisés dans la réalisation d’empilages rigides sont constitués d’un tissu de verre imprégné d’une résine qui est polymérisée dans le cas d’un stratifié, ou pré-polymérisée dans le cas d’un pré-imprégné. Le stratifié est généralement revêtu d’une couche de cuivre sur ces deux faces. Le pré-imprégné, du fait de la polymérisation partielle, permet d’avoir une bonne adhérence contrairement au stratifié, et est donc utilisé dans l’assemblage de stratifié et/ou de couche de cuivre [GUIDE_THALES 2008]. Les stratifiés sont utilisés pour les circuits double face, et les pré-imprégnés pour assembler ces circuits ou pour ajouter des couches supplémentaires dans les parties haute et basse des circuits imprimés. Il est à noter que les épaisseurs des stratifiés sont précises et généralement importantes, contrairement aux préimprégnés. Ces derniers seront quasi-systématiquement utilisés par deux pour éviter des délaminages du cuivre et donc des courts-circuits. Enfin, les propriétés électriques du diélectrique que sont la constance diélectrique (εr) et le facteur de dissipation (tangente δ), sont données par les fabricants de matériaux. Elles dépendent de la composition chimique de la résine mais également des taux de verre, de résine et de charges présents dans le matériau.
La liaison entres les couches se fait à l’aide de via. Un via est un trou métallisé permettant d’interconnecter des pistes situées sur des couches différentes. On peut trouver sur un circuit imprimé différents types de vias : les vias traversants qui, comme leur nom l’indique traversent, la carte dans son intégralité. Les vias enterrés relient les couches internes et les vias semi enterrés relient les couches externes aux couches internes. Enfin, il y a les µvias qui permettent de relier les couches externes entres elles (ex : couche 1 avec couche 2). La figure 4 présente le type de structure couramment utilisé. L’empilage pour des raisons mécaniques doit être équilibré. L’ensemble des éléments qui constitue un circuit, notamment les pistes et les vias, sont régis par des normes [NFC 93-713] [IPC-A-600]. Pour une classe donnée, la norme définit une largeur minimum de conducteur, l’espacement minimum que l’on peut avoir entre deux conducteurs, mais aussi le diamètre des pastilles ainsi que le diamètre du trou qui peut traverser cette pastille.
Evolution de la complexité des cartes
La miniaturisation et l’augmentation des performances sont les tendances principales dans l’évolution des cartes électroniques. Les densités de points au dm2 relevées sur les cartes étaient de 5000 en 2006, 7700 en 2007 et de plus de 8300 en 2008. La densité prévue en suivant ces tendances est de 12000 points au dm2 dès 2011. Cela va entraîner une augmentation des couplages au sein des circuits imprimés et avoir des conséquences directes sur l’intégrité des signaux. La taille des circuits imprimés fait partie des contraintes de conception, il n’est donc pas possible de la modifier pour diminuer la densité. On pourrait cependant accroître la surface en augmentant le nombre de couches, mais une standardisation des épaisseurs de cartes à 1,6mm nous contraint à un maximum de 12 couches. Une autre solution est d’implémenter des pistes de plus en plus étroites. Aujourd’hui la gravure standard mise en œuvre est de 120 µm (classe 6), certaines cartes utilisent des gravures de 100 µm et même 75 µm. Toutefois, ces largeurs de conducteurs sont encore trop importantes au vu des évolutions futures. Des projets européens sont aujourd’hui en cours et tentent de qualifier l’utilisation de gravures de pistes inférieures (50 µm / 25 µm /15 µm).
La miniaturisation des cartes impose également d’utiliser des composants plus petits, entraînant la réduction des écarts entres les broches. En quelques années, on observe une diminution importante du pas, de 1,27 mm à 0,4 mm, augmentant sensiblement la densité d’interconnexion. En comparant les circuits intégrés reprogrammables (FPGA) proposés par l’industriel Actel pour l’année 2009, on peut quantifier l’impact de cette évolution en terme de densité.
Besoins de l’industrie
La demande de l’industrie est claire : avoir des cartes qui fonctionnent sans avoir recours à des prototypes intermédiaires. Pour cela, il est nécessaire de mettre en œuvre un processus de conception optimisé, intégrant de nombreux contrôles ainsi que des étapes de simulation pour caractériser et corriger le cas échéant l’ensemble des phénomènes d’intégrité de signal. Il faut également mettre en place des indicateurs permettant de définir la criticité d’un signal ou d’une carte et avoir des règles de conception à suivre pour limiter en amont l’apparition d’éventuels dysfonctionnements. Les besoins en simulation sont donc incontournables, car les tendances montrent qu’il sera bientôt quasi impossible d’accéder aux signaux par la mesure. L’industrie doit donc avoir des outils de simulation intégrés au sein de leur processus de conception qui soient représentatifs de ce que l’on observe sur les cartes. Pour cela ils devront avoir des moyens de caractérisation et de modélisation pour le PCB mais également pour les buffers d’entrées/sorties des composants afin de permettre une simulation précise de l’ensemble d’une carte.
Les outils, les indicateurs et les règles de conception doivent permettre de traiter différents phénomènes :
Réflexion :
– Définir un empilage à impédance contrôlée pour limiter les échos dans les lignes dus à une désadaptation.
– Définir les marges minimales et maximales acceptables pour une technologie donnée.
– Simuler une liaison en réflexion en pré et post routage, et définir l’adaptation la plus optimisée tout en tenant compte des problèmes d’encombrement et de consommation.
– Connaître l’impact d’un via et d’un « stub » (point de mesure) sur une ligne en fonction de sa longueur et des fréquences mises en œuvre.
– Simuler des liaisons cartes à cartes avec une modélisation adaptées des connecteurs.
– Pouvoir appréhender les évolutions technologiques futures et définir l’impact que cela aura sur les cartes à venir.
– Connaître les limitations engendrées par les outils de simulation.
Diaphonie :
– Simuler l’ensemble des interconnexions en pré et post routage pour appréhender les disfonctionnements potentiels.
– Avoir des règles précises pour optimiser le routage des différents signaux afin de limiter les phénomènes de couplage.
– Avoir une vision de l’ensemble des couplages qui pourront apparaître sur un circuit imprimé.
– Définir les marges minimales et maximales acceptables pour une technologie donnée.
– Avoir une configuration optimisée des outils pour limiter les temps de simulation.
– Connaître les différents moyens pour résoudre ou limiter les phénomènes de couplage.
– Connaître les limitations engendrées par les outils de simulation.
Stabilité des alimentations :
– Avoir des moyens de simulation permettant des études pré et post routage.
– Définir les marges à respecter pour le bon fonctionnement d’une carte.
– Pouvoir optimiser un réseau de découplage en limitant le nombre de condensateurs.
– Pouvoir simuler l’impact de commutations simultanées sur les tensions d’alimentation ainsi que sur l’allure des signaux.
– Connaître les limitations engendrées par les outils de simulation.
Le besoin industriel est important et va nécessiter, au-delà des règles de conception, l’utilisation d’outils de simulation performants. Avant de présenter les solutions de simulation présentes sur le marché, il est nécessaire de comprendre les différents phénomènes qu’englobe l’Intégrité de Signal.
|
Table des matières
INTRODUCTION GÉNÉRALE
CHAPITRE I CONTEXTE DE L’ÉTUDE
I. BESOINS ET CONTRAINTES INDUSTRIELLES
I.1. Introduction
I.2. Description d’une carte électronique
I.3. Evolution de la complexité des cartes
I.4. Besoins de l’industrie
II. L’INTÉGRITE DE SIGNAL
II.1. Introduction
II.2. Immunité aux bruits
II.3. Les phénomènes de réflexion
II.3.1. Ligne de transmission
II.3.2. Phénomènes de désadaptation
II.3.3. Terminaison de ligne
II.4. La diaphonie
II.4.1. Diaphonie NEXT et FEXT
II.4.2. Diaphonie paire et impaire
II.4.3. Méthodes de résolution
II.5. La stabilité des masses et des alimentations
II.5.1. Bruit induit dans les circuits d’alimentation
II.5.2. Impédance cible
II.5.3. Contraintes technologiques
II.5.4. Le réseau d’alimentation
II.5.5. Optimisation du réseau d’alimentation
II.6. Les bruits de commutations simultanées
II.6.1. Description du phénomène
II.6.2. Impact du phénomène sur l’intégrité des alimentations et l’intégrité du signal
II.6.3. Solutions à mettre en œuvre
II.7. Analyse des timings
II.7.1. Principe
II.7.2. Les délais de transmission
II.7.3. Les temps de Setup et Hold
II.8. Liens séries rapides
II.9. Conclusion partielle
III. LES OUTILS DE CONCEPTIONS ASSISTÉ PAR ORDINATEUR (CAO)
III.1. Introduction
III.2. Intégration de la simulation d’intégrité de signal dans la conception
III.2.1. Introduction
III.2.2. Description du processus de conception
III.3. Les différents outils de simulation
III.3.1. Les simulateurs SPICE
III.3.2. Les simulateurs Electromagnétiques
III.3.3. Les simulateurs pré et post-routage
III.4. Modèles de simulation
III.4.1. Modèles SPICE
III.4.2. Modèles IBIS
III.4.3. Modèles HSPICE
III.5. Conclusion
CHAPITRE II DÉMONSTRATEURS DE TEST
I. INTRODUCTION
II. ÉTUDE SUR VÉHICULE DE TEST
II.1. Objectifs
II.2. Définition de l’architecture
II.2.1. Arbre d’alimentation
II.2.2. Arbre d’horloge
II.2.3. Empilage du circuit imprimé
II.3. Définition des scénarios
II.3.1. Réflexion
II.3.2. Diaphonie
II.3.3. Bruits de commutations simultanées
II.3.4. Stabilité des alimentations
II.3.5. Liens séries rapides
III. ÉTUDE D’UN PRODUIT RÉEL
IV. CONCLUSION
CHAPITRE III ÉTUDE DES IMPÉDANCES CARACTÉRISTIQUES ET DE LA RÉFLEXION SUR LES LIGNES
I. INTRODUCTION
II. CARACTÉRISATION DE L’EMPILAGE
III. INFLUENCE DE LA FABRICATION SUR L’IMPÉDANCE DES PISTES
III.1. Introduction
III.2. Étude du coupon de test
III.3. Étude et mesures de micro-sections
III.4. Conclusion partielle
IV. INFLUENCE DU ROUTAGE SUR L’IMPÉDANCE DES PISTES
IV.1. Plan de masse partiel – Calcul analytique
IV.2. Superposition de lignes – Étude en 2 dimensions
IV.3. Ligne droite et ligne sinueuse – Etude en 3 dimensions
IV.4. Conclusion partielle
V. MESURE DE RÉFLECTOMETRIE SUR CUIVRE NU
V.1. Conditions de mesure
V.1.1. Matériel utilisé
V.1.2. Interprétation des mesures
V.1.3. Limitation introduite par la mesure
V.2. Mesure de la variabilité de l’impédance caractéristique
V.3. Superposition ligne et plan
V.4. Ligne droite et ligne sinueuse
V.5. Conclusion partielle
VI. ÉTUDE DE L’IMPACT DU ROUTAGE ET DE LA FABRICATION SUR LA QUALITÉ DU SIGNAL
VI.1. Présentation de l’outil de simulation
VI.2. Étude de corrélation entre la mesure et la simulation
VI.2.1. Conditions de la mesure
VI.2.2. Conditions de simulation
VI.2.3. Validation des résultats de simulation
VI.3. Étude de l’impact de la variation de l’impédance sur l’allure d’un signal
VI.4. Conclusion partielle
VII. CONCLUSION ET PERSPECTIVES
CONCLUSION GÉNÉRALE
