Soutenance mémoire
Télécharger le fichier pdf d’un mémoire de fin d’études
L’intégration monolithique
Les techniques de l’intégration monolithique sur puce permettent d’intégrer des systèmes allant de la faible à la moyenne puissance. Les systèmes fonctionnant à de faibles niveaux de tension et de courant peuvent être intégrés latéralement dans la puce, de manière monolithique totale par juxtaposition et isolement des différentes fonctions. La puce monolithique intègre à la fois la partie puissance et les éléments de commande, de protection et de contrôle. Ces puces sont réalisées en s’appuyant sur une filière technologique de réalisation qui est proche de celle des circuits intégrés de traitement de signal. Ce mode d’intégration représente la première technique de l’intégration monolithique. La seconde technique est issue de la filière technologique de réalisation des composants de puissances verticaux. Cette dernière appelée intégration fonctionnelle permet d’intégrer de manière monolithique des systèmes fonctionnant directement sur le réseau électrique. Les fonctions intégrées ne peuvent pas être totalement isolées mais sont conçues pour être en interaction fonctionnelle au sein de régions communes mutualisées. Elles doivent être conçues de manières couplées. Cette seconde technique est plus spécifique et n’a pas un niveau d’intégration aussi poussé que la première, puisque le système intégré se limite souvent à un composant de puissance vertical et des fonctions annexes environnante mais fortement couplées.
Les circuits intégrés de puissance
Les progrès réalisés en microélectronique ont permis d’intégrer sur une même puce des composants de puissance associés à des éléments de commande et de contrôle. Les premiers composants sont apparus dès 1985, soit une quinzaine d’années après l’intégration des composants de signal. Les premiers dispositifs, réalisés avec une technologie utilisée pour la conception de composant de puissance, ne permettaient pas d’atteindre de fortes densités d’intégration. Il existe deux types de circuits intégrés de puissance : les circuits Smart Power et les circuits HVIC. La différence entre ces deux technologies vient principalement de l’agencement de l’élément de puissance et des gammes de puissance traitées. Pour le Smart Power, le composant de puissance est généralement seul et peut être à architecture verticale ou latérale (DMOS). Alors que pour le HVIC, le composant sera plutôt à architecture latérale (LDMOS) et optimisé pour tenir des tensions élevées (Figure 5) [3].
Les nouvelles générations de circuits Smart Power, réalisées à partir d’une technologie VLSI, permettent d’atteindre de plus grandes densités d’intégrations. Les composants de puissance peuvent tenir des tensions allant jusqu’à la centaine de volts. Les techniques d’isolation employées dans ces circuits sont représentées en Figure 6 [3].
Ce mode d’intégration s’adresse donc à des applications de faibles puissances et sans contraintes fortes d’isolation galvanique, c’est-à-dire l’électronique automobile ou la téléphonie mobile. Une image d’un circuit HVIC et le circuit de puissance qu’il intègre sont montrés en Figure 7.
L’intégration fonctionnelle
L’intégration fonctionnelle permet de couvrir un grand nombre d’applications où les circuits intégrés de puissance trouvent leurs limitent. Cette technique d’intégration, basée sur une architecture du composant vertical, permet de supporter des tensions de plusieurs centaines de volts et de faire transiter des courants de plusieurs ampères. Les applications concernées sont les dispositifs alimentés par le réseau de distribution électrique. Plus précisément, on retrouve les fonctions opérant en haute tension (230V-400V), les fonctions de protection travaillant sur de forts pics de courant et les fonctions bidirectionnelles en courant et en tension.
La démarche adoptée pour l’intégration fonctionnelle peut être vue comme l’inverse de celle utilisée pour les circuits intégrés de puissance. Pour les circuits intégrés de puissance, le composant de puissance est co-intégré à la partie de traitement de signal qui représente le cœur du système. En intégration fonctionnelle, le composant de puissance est l’élément principal et les dispositifs associés sont intégrés autour du composant, en utilisant la technologie de conception du composant de puissance. Ce mode d’intégration ne permet pas d’atteindre la complexité des fonctions obtenues avec les composants Smart Power ou HVIC.
En intégration fonctionnelle, la fonction résulte des interactions électriques entre les différentes régions semi-conductrices qui doivent être judicieusement agencées et dimensionnées. Le thyristor peut être vu comme le premier composant issu de l’intégration fonctionnelle, en s’appuyant sur l’association « bipolaire-bipolaire ». L’introduction des technologies MOS a donné lieu à un grand nombre de composants basés sur l’association « MOS-bipolaire ». On peut citer par exemple l’IGBT qui a pris une place considérable dans l’électronique de puissance. On peut également citer la famille des MCT (MOS Controlled Thyristor) qui sont arrivés au stade de développement industriel. STMicroelectronics a développé, sous l’appellation commerciale A.S.D (Application Specific Discretes), une gamme de dispositifs dont les caractéristiques physiques et géométriques peuvent être ajustées selon les applications spécifiques.
Ce mode d’intégration fonctionnelle est utilisé au LAAS depuis de nombreuses années comme montré en Figure 8. La réalisation des dispositifs intégrés se fait en s’appuyant sur une filière technologique de puissance. Cette filière est dite flexible puisqu’elle autorise l’insertion de certaines briques spécifiques. Deux exemples de composants réalisés selon cette technologie d’intégration sont montrés en Figure 9 et Figure 10.
La technologie standard hybride 2D
Le module de puissance standard est un composant multi-puce dont l’implantation est réalisée selon une architecture d’assemblage hybride 2D : les composants réalisés dans différents matériaux cohabitent dans un unique même boitier et assurent leur fonction avec grande fiabilité. Depuis une trentaine d’années, le module de puissance de technologie IGBT-diode domine le marché de la moyenne et de la forte puissance dans les secteurs d’activités tels que les transports ou l’industrie. Un module de puissance IGBT et une vue en coupe illustrative 2D sont représentés en Figure 11.
Le module de technologie hybride 2D est principalement composé des éléments suivants :
La puce représente l’élément actif de l’assemblage de puissance et génère des pertes thermiques qu’il faut évacuer à travers l’assemblage. Elle est réalisée à partir d’un matériau semi-conducteur et intègre l’interrupteur de puissance. Elle est recouverte de couches diélectriques pour isoler les potentiels et de couches métalliques pour constituer les terminaux. Dans la grande majorité des modules de puissance, la puce a une architecture de conduction verticale avec des électrodes de puissance sur les deux faces. L’électrode de face arrière remplie les fonctions de conducteur électrique mais aussi de conducteur thermique en évacuant la chaleur. La tendance est à la fonctionnalisation des puces par l’ajout de capteurs de courant et de température sur le dessus de la puce.
La brasure est la technique la plus répandue pour le report de puce. Elle est réalisée en déposant l’alliage (généralement à base de plomb) entre les différentes parties à associer, et en portant l’ensemble à une température supérieure à celle de fusion de la brasure pour réaliser une liaison métallurgique après refroidissement. Elle doit avoir des propriétés mécaniques pour assurer le maintien, mais aussi des propriétés électrothermiques pour la circulation du courant sans une élévation importante de chaleur et une évacuation des pertes thermiques dans le semi-conducteur. L’usage du plomb est interdit dans les composants électroniques depuis quelques années à cause de sa toxicité. Les industriels et les académiques cherchent de nouveaux alliages et portent actuellement un intérêt pour les nouveaux alliages sans plomb. Le remplacement de la brasure par un joint de particules d’argent fritté permet de cumuler des avantages de tenue à la haute température de la puce et de résistance aux contraintes thermomécaniques imposées par la déformation du substrat de report.
Les fils de bonding réalisent toutes les connexions entre la face avant de la puce et son environnement, que ça soit pour réaliser le circuit de puissance ou pour le circuit de commande. Le diamètre du fil dépend de la puissance à transiter et peut varier entre 100 et 500 µm. Plusieurs fils de bonding peuvent être associés en parallèle pour assurer la conduction de forts courants. L’aluminium est le matériau le plus utilisé, souvent associé à des alliages pour diminuer le risque de corrosion de l’aluminium. Le wedge bonding et le ball bonding représentent les deux techniques matures et fiables utilisées pour la mise en œuvres des fils de bonding. Il est préférable que la métallisation de la puce et le fil de bonding soient issus du même matériau afin d’éviter la formation d’intermétalliques. De nouvelles solutions se développent dans l’intégration de puissance afin d’augmenter la densité de courant distribuée à la surface de puces toujours plus petites. C’est le cas des fils en cuivre ou co-laminés cuivre–aluminium, ce qui permet de garder les métallisations aluminium de la puce. Ces technologies cherchent également à éliminer les fils de bonding au profit de contact par clip, par poteaux de cuivre ou par des films métalliques, permettant une meilleure distribution du courant et une optimisation de la gestion thermique. Ces dernières techniques nécessitent une sur-métallisation en cuivre des terminaux sur le dessus de la puce. Elles permettent également des opérations de report de puce et de connexion simultanées en une seule étape de refusion ou de pressage dans le cas du frittage argent sur les deux faces. Un état de l’art de ces nouvelles technologies d’intégration hybride sera détaillé plus loin dans ce chapitre.
Le substrat isolant permet le report des puces et intègre les pistes conductrices qui participent au circuit de puissance. Le substrat doit avoir de bonnes propriétés diélectriques pour isoler les différents composants, et thermiques pour évacuer les calories générées par les composants actifs vers le système de refroidissement. Pour les substrats, la technologie de référence dans la mise en œuvre des assemblages de puissance est le DCB (Direct Copper Bonded). Ce dernier est réalisé à partir d’un substrat céramique qui sera métallisée d’une fine couche de cuivre sur les deux faces, puis gravée pour réaliser la topologie de circuit souhaitée. Cette technologie a l’avantage d’assurer à la fois une très bonne isolation électrique mais aussi un transfert thermique grâce aux propriétés physiques des céramiques. Parmi les matériaux les plus utilisés, on retrouve l’alumine (Al2O3), le nitrure d’aluminium (AlN) ou plus rarement le nitrure de silicium (Si3N4). La tendance est aussi à la fonctionnalisation du substrat par l’insertion de capteurs de température et de courant, de condensateurs céramiques haute température pour le découplage, et d’éléments de sécurité tels que des fusibles.
Un gel silicone est déposé dans le boitier pour l’encapsulation. Ce gel possède de bonnes propriétés diélectriques et thermiques. De plus, il protège les puces contre les agressions externes comme l’humidité ou la corrosion. L’encapsulation se fait à travers trois étapes avec dans l’ordre un remplissage, un dégazage sous vide puis une polymérisation. Le remplissage doit s’effectuer dans un environnement dépressurisé (autour de 1 mbar) afin d’éviter la formation de bulles. Ces bulles d’air étant des lieux propices aux décharges partielles, et pouvant provoquer une réduction de la tenue en tension et un vieillissement prématuré du module de puissance. Pour les modules compacts en basse et moyenne tension, un plus haut niveau de miniaturisation est obtenu avec un encapsulant à base de résine époxy chargée de particules d’alumine ou de silice. Outre une tenue en température et une résistance mécanique améliorées sur cycles thermiques, une plus grande difficulté au reverse engineering est ainsi obtenue par rapport au gel.
Les puces de puissance sont des composants actifs non parfaits. Ce qui signifie qu’une partie de la puissance qui transite à travers le composant sera perdue sous forme de chaleur. Le rôle du dissipateur thermique est d’évacuer ces calories afin de maintenir à l’intérieur du boitier une température de fonctionnement optimale. Il est donc réalisé dans un matériau possédant une bonne conductivité thermique. Actuellement, la technologie du module de puissance classique ne permet qu’un refroidissement par la face arrière des puces via le substrat de report. Un effort est porté sur les technologies d’interconnexion 3D qui rendent possible l’évacuation des calories par les deux faces de la puce. Ces solutions viendraient en remplacement des fils de bonding, au prix d’une grande complexité mécanique et d’un double dissipateur.
Limitations de la technologie d’assemblage hybride 2D
Le packaging du module de puissance est réalisé à travers différents constituants qui introduisent chacun des limitations électriques, thermiques et mécaniques. Parmi les constituants, on retrouve les fils de bonding qui représentent le principal facteur limitant de la technologie d’intégration hybride 2D. D’une part, ces derniers se comportent d’un point de vue électrique comme des résistances et des inductances limitant les performances électriques. D’autre part, ces fils peuvent se décoller ou se casser pour conduire à la défaillance du module. De plus, ces fils ne permettent pas de réaliser une architecture d’assemblage qui pourrait bénéficier d’un refroidissement double face. Pour finir, le substrat de report, de par son empilement de couches conducteur/diélectrique, introduit des éléments parasites de types « capacitif » dans l’assemblage.
Limitations électriques
Le schéma électrique suivant est celui d’un bras d’onduleur composé de deux transistors (Figure 12). L’ensemble des connexions introduit des éléments parasites de comportements inductifs et résistifs dans le circuit. Les transistors de puissance introduisent eux aussi leurs éléments parasites de natures capacitives dans le circuit.
L’inductance de grille (LGh et LGl) a souvent une valeur élevée (jusqu’à la centaine de nanohenrys [6]) car les circuits de commande sont éloignés des composants de puissance. Une valeur élevée de LG conduira à un ralentissement des ordres de commande et voire des oscillations en interagissant avec les capacités d’entrées des composants formées par CGD et CGS. Ceci est d’autant plus vrai pour les composants SiC et GaN qui ont des capacités d’entrées faibles. Une augmentation de la résistance de grille offrirait un amortissement de ces oscillations aux dépens d’un ralentissement de la commutation. De plus, une valeur élevée de la résistance de grille peut conduire à une commutation non désirée lorsque le transistor subit un dV/dt imposé par son homologue.
L’inductance de drain (LDC2 et LD1) stocke de l’énergie pendant la phase de conduction quelle restitue au blocage du transistor, entraînant des surtensions aux bornes du composant et des pertes. L’inductance couplée avec les capacités des transistors et les condensateurs de découplages forment un réseau oscillant et ralentit les commutations. Ces surtensions peuvent mener à la défaillance du transistor et imposent un derating des composants. Il est donc utile de réduire la valeur de l’inductance en rapprochant les condensateurs de découplage au plus près des composants pour former la maille la plus courte et la moins inductive. La réduction de surface des mailles de puissance et de commande permet aussi de réduire la source EMI en rayonnement. L’inductance de source LS introduit une contre-réaction négative qui ralentit la commutation des composants. Même une valeur extrêmement faible de cette inductance a de réelles conséquences sur la commutation comme le montre la Figure 13.
Une autre problématique liée à l’assemblage hybride 2D concerne les courants de mode commun. En effet, le point milieu du bras de pont qui est à un potentiel flottant évolue selon les forts dV/dt de commutations, et les pires cas sont bien connus : l’amorçage à faible courant et le blocage à fort courant. Ce point milieu, en contact avec le substrat de report par la connexion des fils de bonding, génère des courants de mode commun à travers les capacités parasites formées par l’empilement des différentes couches du substrat et du dissipateur (Figure 14). Les nouvelles structures d’assemblage de modules visent à supprimer ce phénomène parasite. L’alimentation auxiliaire du buffer, positionné sur le transistor high-side du bras d’onduleur, constitue également un chemin de circulation du courant de mode commun. Il est très important de pouvoir limiter l’amplitude de ce courant de mode commun et de circonscrire la boucle au plus court par l’insertion d’un filtre de mode commun.
Limitations thermiques
Une des principales limitations de l’assemblage hybride 2D est son refroidissement par une face unique, due à sa technologie d’interconnexion filaire. La puce de puissance est un composant actif non parfait qui génère des pertes se traduisant par une conduction thermique. Les performances du composant et sa fiabilité sont fortement liées à sa température de fonctionnement. La puce doit donc être maintenue en dessous d’une température maximum pour ne pas dégrader ses performances. De plus, le cyclage thermique impacte la tenue mécanique des fils. Des études ont montré que la température de la puce était dépendante de la configuration d’interconnexion des fils sur la face avant [8]. La Figure 15 montre la répartition de la température pour deux configurations d’interconnexion. Pour la première configuration, les cinq fils de bonding sont alignés sur la puce. Pour la seconde configuration, les fils sont répartis sur la puce. Il s’avère que la seconde configuration permet une meilleure répartition du flux de chaleur sur la puce et donc une diminution de la température. Toutefois, cette diminution de température ne semble pas notable. Le refroidissement des modules à wire-bonding ne pouvant se faire de manière efficace que par la face arrière, il est nécessaire de trouver de nouvelles technologies d’interconnexion permettant un refroidissement double face.
Limitations mécaniques
Outre les limitations électriques et thermiques, la technologie d’assemblage hybride 2D est sujette à la défaillance mécanique. Les variations de puissance qui transite à travers la puce font subir au fil de bonding des excursions thermiques qui engendrent des contraintes thermomécaniques. Cela conduit à un vieillissement accéléré sous la forme d’une accumulation de micro-endommagement, puis à la défaillance du fil comme un décollement ou une fissuration, comme montré en Figure 16a. Deux solutions ont été envisagées en réponse à cette problématique. La première consiste à déposer une résine polymère sur le pied du fil pour renforcer l’attache de ce dernier. La seconde solution proposée par ABB, repose sur l’insertion d’une couche tampon de coefficient thermique (CTE) intermédiaire entre le fil et la métallisation tel que le molybdène.
La corrosion est également un phénomène de dégradation des modules de puissance à considérer. L’ensemble des parties métalliques du module comme les fils, les métallisations et les plots de connexions y est concerné (Figure 16b).
Bilan sur le packaging hybride 2D
Le module de puissance standard est le composant qui domine le marché depuis de nombreuses années. Ce dernier a acquis une grande maturité technologique et ses modes de défaillance sont bien connus aujourd’hui. L’assemblage de ce module est assez simple à mettre en œuvre et s’adapte à un grand nombre d’applications. Les puces sont reportées sur leur face arrière sur un substrat commun et interconnectées par des fils de bonding. Aujourd’hui, ces modules trouvent leurs limites dans des applications fonctionnant à haute température ou à des fréquences de découpage plus élevées. Ceci vient du fait que la technologie wire-bonding ne permet pas un refroidissement double face du module et limite la montée en fréquence. Les inductances parasites des fils provoquent des surtensions qui peuvent mener à la défaillance du composant. Ces inductances peuvent également mettre en conduction un interrupteur et réaliser un court-circuit du bras. De plus, ces fils peuvent se casser ou se fissurer et rendre le système défaillant. La brasure qui est très utilisée dans les modules est également remise en a cause. En solution à ces problématiques, les concepteurs proposent aujourd’hui de nouvelles architectures de modules de puissance, basées soit sur une architecture d’assemblage hybride améliorée, soit sur une intégration monolithique. L’approche développée dans ces travaux de thèse vise à mixer ces deux approches de manière pondérée.
Évolution des technologies d’intégration des convertisseurs de puissance
La technologie d’intégration hybride 2D a été le standard pour la réalisation des modules de puissance. Toutefois, sa structure bidimensionnelle impose une limite au-delà de laquelle il ne sera plus possible de progresser.
Une structure d’assemblage tridimensionnelle semble être la voie possible à l’optimisation des modules, par opposition à la structure « planaire » où tous les contacts électriques sont ramenés au même plan en face avant du substrat céramique. La volonté d’utiliser la troisième dimension est surtout motivée par le désir de réaliser un refroidissement double face du composant. Le bénéfice d’un tel assemblage sera alors double puisqu’il permettra à la fois de diminuer l’inductance de la maille de commutation et d’augmenter la densité de puissance. Nous verrons par la suite les différentes stratégies proposées dans la littérature à ce sujet. Les assemblages 3D proposés visent principalement à optimiser les points suivants [6] :
Un refroidissement plus efficace : concernant le module planaire 2D, la face avant est recouverte d’un gel qui ne possède pas les meilleures propriétés thermiques (conductivité inférieure à 1 W/m.K). La face arrière repose sur un dissipateur. De ce fait, l’évacuation de la chaleur ne peut se faire que d’une seule face. Dans un assemblage 3D, le refroidissement peut se faire par au moins deux faces. Sur la puce, la surface utile de la face avant est plus faible que celle de la face arrière, dû au placement des terminaux de commande et des protections de tension sur la face avant. Théoriquement, le refroidissement double face pourrait donc réduire la résistance thermique d’environ 40 %.
Un circuit faiblement inductif : les fils de câblage utilisés pour l’interconnexion en face des puces génèrent des inductances parasites non négligeables (plusieurs dizaines de nanohenry au total). Plusieurs solutions ont été proposées pour améliorer les interconnexions en face avant des puces. Elles sont basées sur une interconnexion puce à puce qui permet de réduire la surface de la boucle et donc l’inductance parasite. Actuellement, la recherche s’oriente vers la technologie du clip et du PCB, qui permet une interconnexion en face avant planaire ou un enfouissement des puces dans un circuit multicouche. L’enfouissement par PCB permet une réelle interconnexion monolithique de la puce vers sont environnement.
Une augmentation de la densité de puissance : les architectures 3D permettront un meilleur refroidissement et donc de contrôler une plus grande puissance avec la même puce. La réduction des interconnexions et un agencement vertical dans la troisième dimension permettront d’optimiser la compacité du module et donc d’accroître la densité de puissance avec une faible émission EMI.
Un assemblage plus fiable : ce dernier point, revendiqué pour la plupart des nouvelles structures, semble être la promesse la plus discutable. En effet, la suppression des fils et des interconnexions par brasures assure une meilleure fiabilité au module. Toutefois, les modules proposés dans la littérature intégrant de nouveaux moyens d’interconnexions sont réalisés en trop petites quantités, et avec des procédés de réalisations pas assez matures pour pourvoir subir de véritables tests et conclure sur leur fiabilité. La fiabilité de chacune des nouvelles technologies d’assemblages doit donc être démontrée au cas par cas.
D’autres travaux de recherches s’orientent plus sur une intégration au niveau du semi-conducteur. En intégration monolithique, la tendance des travaux actuels porte sur une intégration de composants grand gap et une hybridation de matériaux. Les composants GaN ont une architecture latérale qui facilite l’intégration de plusieurs composants et leurs isolations inter-interrupteurs.
L’intégration hybride
Les approches d’intégration hybride proposées dans la littérature ont été regroupées sous différentes familles et seront présentées dans l’ordre suivant :
1. Les contacts pressés ou à ressorts
2. Les contacts brasés
3. Les contacts par métallisations électrodéposées
4. Les substrats flexibles
5. La technologie du circuit imprimé
6. La connexion « busbar »
7. L’empilement de puces « chip-stacking »
8. La technologie micro-poteaux
Les contacts pressés ou à ressorts
L’avantage principal de ces technologies par pression est de n’utiliser aucune connexion par brasure, frittage ou fils de bonding sur la métallisation en face avant des puces. La technologie presse-pack utilisée par ABB consiste à connecter par pression des plaques en cuivre sur les métallisations des puces [10]. Pour réduire les contraintes sur la métallisation de la puce, une couche tampon en molybdène est insérée entre la plaque de cuivre et la métallisation. Cette technologie permet le refroidissement double face et réduit la valeur de l’inductance parasite. De plus, elle garantit une grande fiabilité. Une autre technologie par pression appelée spring pressure contact repose sur l’utilisation d’un ressort comme montré en Figure 17b [11]. Le ressort est réalisé à partir d’un alliage béryllium/cuivre. Le choix de ce matériau provient du fait qu’il possède une bonne conductivité thermique et une bonne flexibilité pour réduire les contraintes thermomécaniques. Une couche d’or est déposée sur le ressort pour diminuer la valeur de sa résistance électrique et éviter son oxydation. Par cette technologie, le refroidissement se fait principalement par la face arrière de la puce. Des résultats expérimentaux ont montré que l’inductance parasite de la maille de commutation est environ trois fois plus importante que celle de la technologie wire-bonding [11]. Concernant la fiabilité de cette technologie, elle reste encore à démontrer.
Les différentes approches d’intégration de convertisseurs étudiées
Dans le cadre de cette thèse, nous avons proposé et étudié différentes approches d’intégration du convertisseur multi-phase :
L’approche bi-puce et mono-puce (suite de la thèse d’Abdelilah El Khadiry) [46]
L’approche tri-puce [47]
L’approche bi-puce sur substrats complémentaires [48]
L’approche mono-puce à cellules hacheur asymétriques [49]
Ces différentes approches sont illustrées en Figure 41. Ces dernières sont représentées dans le cadre d’un convertisseur à deux phases mais peuvent être étendues à un convertisseur composé de X-phases. Les trois premières approches bi-puces, tri-puces et bi-puce à substrats complémentaires représentent une intégration sous forme de demi-cellules de commutation. Alors que l’approche à cellules asymétriques représente une réelle intégration complète de la cellule de commutation, nous permettant d’approcher le concept de convertisseur « ultime » sur puce. Les études menées sur ces différentes approches seront exposées en détails dans le chapitre 3.
Évolution de l’IGBT au RC-IGBT
L’IGBT a été développé pour fournir une meilleure alternative aux composants de puissance bipolaires. Un des inconvénients majeurs des transistors bipolaires était leur faible gain en courant pour les structures dédiées à la haute tension. La conséquence était une augmentation de la taille, du poids et du coût des circuits de commande. L’IGBT représente l’intégration monolithique d’un MOSFET et d’un transistor bipolaire, dans le sens où il intègre la technologie de ces deux composants. L’IGBT combine donc les avantages de ces deux composants. D’une part, il possède une commande de type MOS, qui lui offre une grande impédance d’entrée et permet une grande vitesse de commutation. D’autre part, la structure MOSFET fournit un courant de base à la structure bipolaire inhérente, qui permet de moduler la conductivité de la région de drift et de réduire la chute de tension à l’état passant.
L’idée de base de l’IGBT a été introduite par Yagami et al., en proposant dans un brevet en 1968 une structure P-N-P à large base pilotée par un N-MOSFET [2]. Pendant les dix années qui suivirent, plusieurs travaux ont été rapportés sur ce composant. En 1979, B. J.
Baliga a démontré pour la première fois des résultats expérimentaux d’une structure verticale appelée MOS-gated thyristor dans sa publication [3]. Toutefois, les premières générations de l’IGBT souffraient principalement du phénomène de latch-up qui représente l’enclenchement du thyristor parasite. Nakagawa et al. ont réussi à supprimer l’effet du thyristor parasite en insérant une diffusion P+ peu profonde dans la région de base P qui se trouve sous la grille [4]. Depuis, l’IGBT a connu de nombreuses évolutions. Miller et Sack ont proposé en 1989 la structure “non-punch-through (NPT)” de l’IGBT
[5]. Cette structure possède un temps d’ouverture important dû à l’évacuation des charges stockées dans la région de drift. Le temps d’ouverture est lié à la durée de vie trop importante des porteurs minoritaires, qui peut être diminuée par une irradiation d’électrons. Toutefois, la diminution de la durée de vie des porteurs engendre une augmentation de la chute de tension de l’IGBT à l’état passant. Un compromis est donc à trouver entre le temps d’ouverture et la chute de tension. La solution a été trouvée avec l’introduction de la structure “punch-through (PT)” de l’IGBT. Cette structure PT peut supporter une tenue en tension identique à la structure NPT, avec une épaisseur de la région de base N du transistor P-N-P plus faible, permettant de diminuer la chute de tension à l’état passant. Une amélioration significative a été apportée dans le compromis chute de tension à l’état passant et temps d’ouverture, avec l’introduction de la technologie UMOS pour l’IGBT [6]. Avec cette structure, la densité de canal est fortement augmentée et la région JFET est supprimée [7].
La toute dernière évolution de l’IGBT porte sur le développement du RC-IGBT, qui a commencé au début des années 2000. Même si une étude similaire avait été initiée dans les années 80 avec une structure IGBT à anode court-circuitée [8]. Le RC-IGBT repose sur l’intégration monolithique de la diode dans la structure de l’IGBT classique. Les travaux actuels sur ce composant RC-IGBT sont surtout motivés par l’évolution du module de puissance. En effet, les concepteurs veulent réaliser des modules RC-IGBT pour s’affranchir de l’association « discrète » IGBT et diode de roue libre. Ce composant fait l’objet de publications chaque année avec une forte implication de la part des industriels, comme nous pourrons le voir dans l’état de l’art du RC-IGBT présenté plus loin dans ce chapitre.
Présentation de la structure RC-IGBT classique
Le RC-IGBT, dont l’architecture est représentée en Figure 42, est un composant de puissance bidirectionnel en courant. Ce composant combine les avantages des composants MOS et bipolaire, à savoir une capacité à commuter très rapidement et de faibles pertes par conduction. Sa structure résulte de l’intégration monolithique d’une diode dans une structure IGBT conventionnelle, afin de doter cette dernière d’une capacité de conduction en inverse. L’intégration de la diode s’est faite en insérant sur la face arrière de l’IGBT une région N+ à côté de la région P+anode. Cette région N+, qui vient court-circuiter la région N–drift à l’électrode d’anode en face arrière, introduit un phénomène parasite dit “snapback” observable sur la caractéristique I-V à l’état passant direct du composant (Figure 43). Au niveau de sa réalisation technologique, le RC-IGBT n’est pas plus compliqué que l’IGBT, puisqu’il nécessite seulement un niveau de masque supplémentaire pour l’implantation de la diffusion N+ en face arrière.
Principe de fonctionnement du RC-IGBT classique
État passant direct : mode IGBT
L’état passant direct est assuré par l’IGBT, il représente le quadrant 1 du plan I-V. Il est obtenu par une polarisation positive du composant (Vanode-cathode > 0 V) et une tension de commande de la grille positive (Vgs > 0 V). Le mode IGBT est réalisé par l’injection de deux types de porteurs dans la région N– : les électrons qui proviennent du courant de canal en face avant, les trous injectés par la région P+anode face arrière qui modulent la résistivité de la région N–.
Toutefois, le début d’injection de ces deux types de porteurs n’est pas simultané. En effet, pour une très faible polarisation positive anode-cathode, le courant d’électrons du canal en face avant précède le courant de trous de la région P+ en face arrière. Ce décalage dans le temps des injections de porteurs correspond à un mode VDMOS (mode unipolaire) transitoire avant le mode IGBT (mode bipolaire). Le passage du premier au second mode se traduit par une chute de tension, qui sera visible par un retournement sur la caractéristique I-V. Ce phénomène parasite de retournement dit “snapback du RC-IGBT”, illustré en Figure 43, a fait l’objet de nombreux travaux publiés dans la littérature [9] [10] [11].
État passant inverse : mode diode
L’état passant inverse est assuré par la diode, il représente le quadrant 3 du plan I-V. Il est obtenu par une polarisation négative du composant (Vanode-cathode < 0 V) et une tension de grille nulle (Vgs = 0 V). La diode monolithique anti-parallèle PiN est formée des trois régions Pcathode/N–drift/N+anode. Pour une tension de polarisation du composant Vcathode-anode inférieure à 0,7 V, la diode est bloquée et seulement un courant de fuite traverse la structure. Lorsque la tension Vcathode-anode atteint le seuil d’environ 0,7 V, la diode est rendue passante et les régions P+ en face avant et N+ en face arrière injectent respectivement des trous et des électrons dans la région centrale N-. La polarisation de la grille par une tension positive supérieure à la tension de seuil peut également créer un courant de canal qui participe au mode de conduction inverse. Infineon utilise cette technique de contrôle de la grille MOS pendant la phase de conduction de la diode afin de réduire les pertes statiques et dynamiques [13][14].
État de l’art du RC-IGBT
Cette section de chapitre est dédiée à la présentation des différentes architectures du RC-IGBT. Depuis que ce composant existe, on retrouve dans la littérature beaucoup de travaux qui visent à optimiser ses performances et à supprimer le phénomène de snapback à l’état passant direct.
Les composants de puissance, tels que le VDMOS ou la diode de puissance, intègrent le concept de la Super Jonction (SJ) pour réduire leurs pertes à l’état passant. La SJ a également été intégrée dans l’architecture du RC-IGBT et a fait l’objet de plusieurs publications [15] [16]. La Figure 44 montre deux exemples de structures utilisant la SJ. On note que cette approche peut présenter une certaine complexité sur le plan technologique.
La structure BiGT (Bi-mode IGBT) proposée par ABB [17] repose sur l’intégration monolithique d’une section IGBT pilote à côté de la section RC-IGBT (Figure 45). L’IGBT pilote a pour rôle de polariser la jonction P+/N– de la face arrière à un très faible niveau de courant, afin de passer du mode VDMOS au mode IGBT le plus rapidement possible et éviter le phénomène de retournement en conduction directe. Ce composant a déjà fait l’objet de plusieurs études [18] [19] [20] [21] [22]. De nombreux travaux visent à augmenter la résistance de la région de court-circuit sur la face arrière pour supprimer le phénomène de snapback [10] [23] [24]. Une première solution consiste à placer une tranchée d’oxyde sur la face arrière du composant, comme le montre la structure en Figure 46a [9]. En Figure 46b, une seconde méthode est proposée, qui consiste à placer une alternance de régions P et N à une certaine distance de la région P de la face arrière [10].
Comme énoncé précédemment dans ce chapitre, l’intérêt porté sur l’étude du RC-IGBT est surtout motivé par les fabricants de module de puissance qui veulent remplacer l’association IGBT-diode par un composant monolithique bidirectionnelle en courant. Mitsubishi a présenté dans ce papier [25] un module de puissance intelligent (IPM) sous l’appellation SLIMDIP, intégrant un nouveau composant RC-IGBT de technologie 7th generation CSTBTTM (Figure 47a). Une vue en coupe 2D illustrative du module SLIMDIP ainsi que sa réalisation sont montrées en Figure 47b.
|
Table des matières
Chapitre 1 : L’intégration de fonctions de conversion de puissance
1. INTRODUCTION
2. CONTEXTE DE L’INTÉGRATION EN ÉLECTRONIQUE DE PUISSANCE
2.1. Le rôle du convertisseur statique de puissance
2.2. L’intégration en électronique de puissance
2.2.1. L’intégration monolithique
2.2.1.a. Les circuits intégrés de puissance
2.2.1.b. L’intégration fonctionnelle
2.2.2. L’intégration hybride
2.3. Bilan
3. TECHNOLOGIES D’INTÉGRATION DU CONVERTISSEUR STATIQUE DE PUISSANCE
3.1. La technologie standard hybride 2D
3.2. Limitations de la technologie d’assemblage hybride 2D
3.2.1. Limitations électriques
3.2.2. Limitations thermiques
3.2.3. Limitations mécaniques
3.3. Bilan sur le packaging hybride 2D
3.4. Évolution des technologies d’intégration des convertisseurs de puissance
3.4.1. L’intégration hybride
3.4.2. L’intégration monolithique
3.5. Bilan sur ces différentes technologies d’intégration
4. INTÉGRATION COUPLEE COMPOSANT‐PACKAGING DU CONVERTISSEUR STATIQUE DE PUISSANCE
4.1. Objectif des travaux de thèse
4.2. Les différentes approches d’intégration de convertisseurs étudiées
5. CONCLUSION DU CHAPITRE 1
6. RÉFÉRENCES BIBLIOGRAPHIQUES
Chapitre 2 : Étude d’une structure RC‐IGBT‐thyristor bidirectionnelle en courant
1. INTRODUCTION
2. LA STRUCTURE RC‐IGBT CLASSIQUE
2.1. Évolution de l’IGBT au RC‐IGBT
2.2. Présentation de la structure RC‐IGBT classique
2.3. Principe de fonctionnement du RC‐IGBT classique
2.3.1. État passant direct : mode IGBT
2.3.2. État passant inverse : mode diode
2.4. État de l’art du RC‐IGBT
3. LA STRUCTURE RC‐IGBT‐THYRISTOR
3.1. Présentation de l’architecture du RC‐IGBT‐thyristor
3.2. Principe de fonctionnement du RC‐IGBT‐thyristor
3.2.1. État passant direct : mode IGBT
3.2.2. État passant inverse : mode thyristor
4. SIMULATIONS 2D DU RC‐IGBT THYRISTOR
4.1. Présentation de l’outil de simulation Synopsys SentaurusTM TCAD
4.2. Paramètres physiques et géométriques des structures simulées
4.3. Caractéristiques statiques du RC‐IGBT‐thyristor
4.4. Caractéristiques dynamiques du RC‐IGBT‐thyristor
5. CONCLUSION DU CHAPITRE 2
6. RÉFÉRENCES BIBLIOGRAPHIQUES
Chapitre 3 : Approches d’intégrations mixtes monolithique/hybride de convertisseurs – puces multi‐pôles et assemblages
1. INTRODUCTION
2. RAPPELS SUR L’APPROCHE BI‐PUCE/MONOPUCE – PUCES MULTI‐PÔLES ET ASSEMBLAGES
2.1. Introduction
2.2. Présentation des approches bi‐puce et mono‐puce classiques
2.3. Assemblage prototype et caractérisations électriques
2.4. Bilan
3. APPROCHE TRI‐PUCE – PUCES MULTI‐PÔLES ET ASSEMBLAGE
3.1. Introduction
3.2. Présentation de l’approche tri‐puce
3.3. Validation du fonctionnement des puces multi‐pôles par simulations physiques 2D
3.3.1. Puce à anode commune high‐side
3.3.2. Puce multi‐IGBT low‐side
3.3.3. Puce multi‐diode low‐side
3.3.4. Association des puces multi‐pôles dans une application onduleur de tension
3.4. Bilan
4. APPROCHE BI‐PUCE A SUBSTRATS COMPLÉMENTAIRES N et P – PUCES MULTI‐ PÔLES ET ASSEMBLAGES
4.1. Introduction
4.2. Présentation de l’approche bi‐puce à substrats complémentaires N et P
4.2.1. Configuration 1 : structures N–high‐side et P–low‐side en commande mono‐driver
4.2.2. Configuration 2 : structures P–high‐side et N–low‐side en commande dual‐driver
4.3. Simulations physiques 2D SentaurusTM
4.3.1. Comparaison des performances de structures IGBT complémentaires N et P
4.3.1.a. Caractéristiques statiques : VBR, Vth et Von
4.3.1.b. Caractéristiques dynamiques – circuit gate‐charge
4.3.2. Validation du fonctionnement des puces
4.3.2.a. Puce à anode commune high‐side sur substrat P
4.3.2.b. Puce à cathode commune low‐side sur substrat P
4.3.2.c. Association des puces multi‐pôles complémentaires pour réaliser les deux configurations de convertisseurs (N‐P et P‐N)
4.3.3. Étude de la commande mono‐driver sur un bras d’onduleur
4.3.3.a. Commande sans résistance de grille (attaque en tension)
4.3.3.b. Commande avec résistance de grille unique
4.3.3.c. Commande avec résistances de grille dissociées
4.3.3.d. Commande à 3 niveaux de tension
4.4. Bilan
5. APPROCHE À CELLULES ASYMÉTRIQUES – PUCES MULTI‐POLES ET ASSEMBLAGES
5.1. Introduction
5.2. Présentation de l’approche à cellules asymétriques
5.2.1. Cellules élémentaires asymétriques et complémentaires N et P
5.2.2. Prolongement de l’approche sous différentes variantes
5.3. Validation du fonctionnement des puces par simulations physiques 2D
5.3.1. Cellule monolithique élémentaire de type boost
5.3.2. Cellule monolithique élémentaire de type buck
5.3.3. Association des deux cellules élémentaires dans un bras d’onduleur complet
5.4. Bilan
6. CONCLUSION DU CHAPITRE 3
7. RÉFÉRENCES BIBLIOGRAPHIQUES
Chapitre 4 : Réalisation technologique des puces multi‐pôles sur Silicium
1. INTRODUCTION
2. FILIÈRE TECHNOLOGIQUE DE PUISSANCE
3. RÉALISATION ET CARACTÉRISATION DES PUCES RC‐IGBT ET À ANODE COMMUNE
3.1. Réalisation technologique des puces
3.2. Caractérisations électriques
4. RÉALISATION DU MUR P+
4.1. Description du procédé technologique
4.2. Les étapes technologiques
4.2.1. La gravure des tranchées profondes
4.2.2. Le remplissage avec du polysilicium dopé bore
4.2.3. La gravure pleine plaque du polysilicium sur les deux faces
4.2.4. L’étape de redistribution du polysilicium dopé bore
5. CONCEPTION ET RÉALISATION DES PUCES À CATHODE COMMUNE ET MONO‐PUCE
5.1. Conception des masques
5.2. Réalisation technologique des puces
5.2.1. Le mur P+ traversant
5.2.2. Les implantations ioniques
5.2.3. Passivation et contacts électriques
6. CONCLUSION DU CHAPITRE 4
7. RÉFÉRENCES BIBLIOGRAPHIQUES
Chapitre 5 : Réalisation de convertisseurs prototypes et caractérisations électriques
1. INTRODUCTION
2. ÉTUDE 1 : CONCEPT DE LA MAILLE ORTHOGONALE MONO‐FAISCEAU – APPROCHES D’INTEGRATION BI‐PUCE ET TRI‐PUCE
2.1. Deux familles de cartes PCB prototypes
2.1.1. Assemblages avec maille orthogonale (versions a, b et c)
2.1.2. Assemblage avec maille planaire 2D classique (version de référence)
2.2. Éléments de technologie d’assemblage
2.2.1. Assemblage PCB proposé avec une interconnexion filaire 2D
2.2.2. Assemblage PCB proposé avec une interconnexion par clip Cu
2.3. Caractérisations électriques fonctionnelles des convertisseurs PCB prototypes en mode onduleur
2.3.1. Assemblage avec maille planaire
2.3.2. Assemblages avec maille orthogonale
2.4. Évaluation des performances électriques de la maille orthogonale par 3 méthodes
2.4.1. Mesure fréquentielle de la maille à l’analyseur d’impédance
2.4.2. Simulations physiques 3D Comsol
2.4.3. Caractérisations temporelles « double‐pulse » avec composants rapides du commerce
2.4.3.a. Assemblage avec maille planaire
2.4.3.b. Assemblages avec maille orthogonale
2.5. Bilan
3. ÉTUDE 2 : COMMANDE MONO‐DRIVER À 3 NIVEAUX POUR BRAS D’ONDULEUR COMPLÉMENTAIRE N‐P
3.1. Introduction
3.2. Présentation du convertisseur
3.3. Résultats expérimentaux
3.4. Bilan
4. CONCLUSION DU CHAPITRE 5
5. RÉFÉRENCES BIBLIOGRAPHIQUES
Conclusion générale
Télécharger le rapport complet
